PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

Elenco notifiche



Progettazione elettronica digitale

01GYAOA

A.A. 2025/26

Lingua dell'insegnamento

Italiano

Corsi di studio

Corso di Laurea in Ingegneria Informatica - Torino

Organizzazione dell'insegnamento
Didattica Ore
Docenti
Docente Qualifica Settore h.Lez h.Es h.Lab h.Tut Anni incarico
Collaboratori
Espandi

Didattica
SSD CFU Attivita' formative Ambiti disciplinari
ING-INF/01 8 B - Caratterizzanti Ingegneria elettronica
2024/25
Questo insegnamento si pone come obiettivo l'apprendimento delle tecniche di analisi e progettazione di circuiti elettronici digitali. Introduce gli studenti a un linguaggio di descrizione dell'hardware digitale e agli strumenti che usano tale linguaggio per la simulazione e l'implementazione di sistemi elettronici digitali. A partire dai componenti elementari e dalla loro tecnologia di realizzazione, conduce lo studente alla comprensione dei circuiti e dei sistemi digitali che utilizzano tali componenti.
This course aims to teach the techniques of analysis and design of digital electronic circuits. It introduces students to a digital hardware description language and the tools that use this language for the simulation and implementation of digital electronic systems. Starting from the basic components and their manufacturing technology, it leads the student to understand the circuits and digital systems that use these components.
Capacità di analizzare e progettare circuiti e sistemi digitali di limitata complessità. Comprensione delle caratteristiche di componenti e dispositivi. Capacità di descrivere un sistema digitale tramite il linguaggio Verilog. Conoscenza delle diverse tecniche realizzative e dei flussi di progetto per sistemi elettronici, con i relativi parametri (velocità, consumo, costo) e caratteristiche.
Capacità di analizzare e progettare circuiti e sistemi digitali di limitata complessità. Comprensione delle caratteristiche di componenti e dispositivi. Capacità di descrivere un sistema digitale tramite il linguaggio Verilog. Conoscenza delle diverse tecniche realizzative e dei flussi di progetto per sistemi elettronici, con i relativi parametri (velocità, consumo, costo) e caratteristiche.
Analisi di reti elettriche nel dominio del tempo e in regime sinusoidale; circuiti RC del primo ordine; algebra booleana.
Analisi di reti elettriche nel dominio del tempo e in regime sinusoidale; circuiti RC del primo ordine; algebra booleana.
Porte e circuiti logici elementari (10 ore) - Richiami di logica booleana - Porte logiche combinatorie: NAND, NOR, NOT, AND, OR, XOR, MUX - Proprietà porte logiche: funzione, tabella verità, simbolo, equazione booleana - Componenti sequenziali: flip-flop, latch, registri - Contatori e FSM: diagrammi di stato, tabelle di transizione Circuiti di base e macchine a stati finiti (15 ore) - Reti logiche combinatorie: minimizzazione, tecniche di sintesi di circuiti base - Sintesi di FSM elementari - Esempi di applicazioni di FSM - Sistemi di controllo complesso (ASM chart) - Unità di controllo e data path, circuiti aritmetici Cenni ai principi di funzionamento dei transistor MOS e porte (10 ore) - Struttura e funzionamento dei transistor MOS - Modelli di circuiti con transistori MOS - Tecnologie per circuiti integrati MOS: CMOS - Implementazione porte logiche CMOS - Interconnessioni - Caratteristiche di prestazioni dei circuiti MOS: velocità, potenza, consumo - Tempistiche, ottimizzazioni, clock Memorie: circuiti, architettura, funzionamento (10 ore) - Categorie, definizioni - DRAM: struttura, operazioni, segnali, funzionamento DRAM - SRAM: struttura, operazioni, segnali, funzionamento SRAM - Confronto DRAM-SRAM, memorie con più porte, CAM, TCAM, applicazioni tipiche - Memorie non-volatili: ROM, EPROM, EEPROM, FLASH, memorie seriali Linguaggi di descrizione dell'hardware (Verilog) (15 ore) - Linguaggio Verilog: concetti e strutture dati per la descrizione e simulazione di circuiti combinatori e sequenziali - Modalità di descrizione ROM e SRAM in Verilog - Introduzione a testbench - Esempi di descrizione e simulazione Verilog Flusso di progettazione e produzione dei circuiti VLSI (10 ore) - Introduzione ai circuiti integrati e tecnologie VLSI, Moore - Fasi di progettazione VLSI: livello logico, sintesi RTL, simulazione, place&route, verifica fisica - Automazione della progettazione (EDA) - Flussi di progettazione: full custom, standard cell, FPGA. Demo su FPGA - Aspetti di sistema (generazione e distribuzione clock, distribuzione alimentazione, interconnessioni, bus parallelo/seriale, IO, IO strength, PoR) Progettazione e test di sistemi elettronici digitali (10 ore) - Cenni di conversione A/D e D/A - Dalle specifiche di sistema alle specifiche di componenti - Test - Esempio di sistema complesso di elaborazione di segnali misti
Porte e circuiti logici elementari (10 ore) - Richiami di logica booleana - Porte logiche combinatorie: NAND, NOR, NOT, AND, OR, XOR, MUX - Proprietà porte logiche: funzione, tabella verità, simbolo, equazione booleana - Componenti sequenziali: flip-flop, latch, registri - Contatori e FSM: diagrammi di stato, tabelle di transizione Circuiti di base e macchine a stati finiti (15 ore) - Reti logiche combinatorie: minimizzazione, tecniche di sintesi di circuiti base - Sintesi di FSM elementari - Esempi di applicazioni di FSM - Sistemi di controllo complesso (ASM chart) - Unità di controllo e data path, circuiti aritmetici Cenni ai principi di funzionamento dei transistor MOS e porte (10 ore) - Struttura e funzionamento dei transistor MOS - Modelli di circuiti con transistori MOS - Tecnologie per circuiti integrati MOS: CMOS - Implementazione porte logiche CMOS - Interconnessioni - Caratteristiche di prestazioni dei circuiti MOS: velocità, potenza, consumo - Tempistiche, ottimizzazioni, clock Memorie: circuiti, architettura, funzionamento (10 ore) - Categorie, definizioni - DRAM: struttura, operazioni, segnali, funzionamento DRAM - SRAM: struttura, operazioni, segnali, funzionamento SRAM - Confronto DRAM-SRAM, memorie con più porte, CAM, TCAM, applicazioni tipiche - Memorie non-volatili: ROM, EPROM, EEPROM, FLASH, memorie seriali Linguaggi di descrizione dell'hardware (Verilog) (15 ore) - Linguaggio Verilog: concetti e strutture dati per la descrizione e simulazione di circuiti combinatori e sequenziali - Modalità di descrizione ROM e SRAM in Verilog - Introduzione a testbench - Esempi di descrizione e simulazione Verilog Flusso di progettazione e produzione dei circuiti VLSI (10 ore) - Introduzione ai circuiti integrati e tecnologie VLSI, Moore - Fasi di progettazione VLSI: livello logico, sintesi RTL, simulazione, place&route, verifica fisica - Automazione della progettazione (EDA) - Flussi di progettazione: full custom, standard cell, FPGA. Demo su FPGA - Aspetti di sistema (generazione e distribuzione clock, distribuzione alimentazione, interconnessioni, bus parallelo/seriale, IO, IO strength, PoR) Progettazione e test di sistemi elettronici digitali (10 ore) - Cenni di conversione A/D e D/A - Dalle specifiche di sistema alle specifiche di componenti - Test - Esempio di sistema complesso di elaborazione di segnali misti
L'insegnamento è suddiviso in lezioni (50 ore), esercitazioni in aula (15 ore) e laboratori (15 ore). Le esercitazioni in aula consistono nell'analisi e/o nel progetto di circuiti o sistemi elettronici digitali, legati agli argomenti delle lezioni. Obiettivo dei laboratori (la cui frequenza è facoltativa) è di concretizzare quanto presentato a lezione, tramite la descrizione (per mezzo di schemi o linguaggi), la simulazione e l'implementazione di circuiti digitali. L'apprendimento delle conoscenze relative al laboratorio è valutato nella parte scritta dell'esame. I laboratori potranno essere svolti in presenza o in remoto o in modalità mista a seconda delle normative vigenti.
L'insegnamento è suddiviso in lezioni (50 ore), esercitazioni in aula (15 ore) e laboratori (15 ore). Le esercitazioni in aula consistono nell'analisi e/o nel progetto di circuiti o sistemi elettronici digitali, legati agli argomenti delle lezioni. Obiettivo dei laboratori (la cui frequenza è facoltativa) è di concretizzare quanto presentato a lezione, tramite la descrizione (per mezzo di schemi o linguaggi), la simulazione e l'implementazione di circuiti digitali. L'apprendimento delle conoscenze relative al laboratorio è valutato nella parte scritta dell'esame, contribuendo fino a 4 punti al voto finale. I laboratori potranno essere svolti in presenza o in remoto o in modalità mista a seconda delle normative vigenti.
Fundamentals of Digital Logic with Verilog Design, 3rd Edition By Stephen Brown and Zvonko Vranesic © 2014 ISBN10: 0073380547 | ISBN13: 9780073380544 https://www.mheducation.com/highered/product/fundamentals-digital-logic-verilog-design-brown-vranesic/M9780073380544.html
Fundamentals of Digital Logic with Verilog Design, 3rd Edition By Stephen Brown and Zvonko Vranesic © 2014 ISBN10: 0073380547 | ISBN13: 9780073380544 https://www.mheducation.com/highered/product/fundamentals-digital-logic-verilog-design-brown-vranesic/M9780073380544.html
Slides; Esercizi risolti; Esercitazioni di laboratorio; Strumenti di simulazione;
Lecture slides; Exercise with solutions ; Lab exercises; Simulation tools;
Modalità di esame: Prova orale facoltativa; Prova scritta in aula tramite PC con l'utilizzo della piattaforma di ateneo;
Exam: Optional oral exam; Computer-based written test in class using POLITO platform;
... L'esame finale verifica l'acquisizione delle seguenti competenze: - Conoscenza e comprensione degli argomenti del corso. - Capacità di applicare la teoria e il calcolo alla risoluzione dei problemi. La prova scritta può durare fino a 2 ore. Consiste in più problemi a risposta aperta e più quiz a risposta multipla tratti da tutti gli argomenti del corso, compreso il laboratorio. I problemi verificano la conoscenza e la comprensione degli argomenti trattati nel corso (lezioni, esercizi e attività di laboratorio). In particolare, essi verificano la capacità dello studente di selezionare, combinare e applicare le conoscenze teoriche più ampie, compresi i calcoli, decisioni ingegneristiche e scrittura di codice Verilog, per risolvere problemi semplici e pratici spesso simili a quelli che si incontrano tipicamente nella progettazione di circuiti e sistemi elettronici. I quiz verificano la conoscenza e la comprensione di tutti gli argomenti del corso. Ogni quiz consiste in una domanda e quattro risposte predefinite. Anche se una sola risposta è corretta, tutte sono pensate per apparire plausibilmente corrette, a meno che lo studente non abbia una comprensione approfondita del materiale del corso. I quiz con risposte corrette valgono 1 punto ciascuno, mentre quelli con risposte errate valgono 0 punti ciascuno. Durante l'esame non è consentito utilizzare fonti d'informazione esterne (diapositive, appunti, libri, telefoni, altre persone, cuffie, calcolatrici programmabili, ecc.). Sono ammesse solo calcolatrici non programmabili, PC (notebook) su cui si svolge l’esame e il primer Verilog fornito dal docente. Il punteggio massimo dell’esame scritto è 31 punti. Sono necessari almeno 18 punti per superare l’esame scritto. Solo gli studenti che hanno superato l’esame scritto possono richiedere di essere ammessi a un esame orale facoltativo. Questo consiste in domande teoriche o semplici problemi da risolvere e discussioni su argomenti correlati, ed è progettato per verificare l'acquisizione delle stesse competenze dell'esame scritto. L'esame orale sarà valutato da -3 a 3 punti. Il punteggio dell’esame orale viene poi sommato algebricamente al punteggio dell’esame scritto. Se il punteggio totale di scritto ed eventuale orale è di almeno 18 punti, l'esame viene superato con il voto risultante. Se il punteggio è inferiore al 18 punti, l'esame non viene superato. Un punteggio finale superiore a 30,5 aggiunge la lode al punteggio massimo di 30. Per fugare eventuali dubbi sulla prova scritta, il docente potrà richiedere un esame orale per verificare le conoscenze dimostrate nell'esame scritto. La struttura e la valutazione di questo esame orale saranno le stesse di quello richiesto dallo studente, ma in questo caso l'esito potrà o confermare il voto della prova scritta o ridurlo di un numero qualsiasi di punti.
Gli studenti e le studentesse con disabilità o con Disturbi Specifici di Apprendimento (DSA), oltre alla segnalazione tramite procedura informatizzata, sono invitati a comunicare anche direttamente al/la docente titolare dell'insegnamento, con un preavviso non inferiore ad una settimana dall'avvio della sessione d'esame, gli strumenti compensativi concordati con l'Unità Special Needs, al fine di permettere al/la docente la declinazione più idonea in riferimento alla specifica tipologia di esame.
Exam: Optional oral exam; Computer-based written test in class using POLITO platform;
L'esame finale verifica l'acquisizione delle seguenti competenze: - Conoscenza e comprensione degli argomenti del corso. - Capacità di applicare la teoria e il calcolo alla risoluzione dei problemi. La prova scritta può durare fino a 2 ore. Consiste in più problemi a risposta aperta e più quiz a risposta multipla tratti da tutti gli argomenti del corso, compreso il laboratorio. I problemi verificano la conoscenza e la comprensione degli argomenti trattati nel corso (lezioni, esercizi e attività di laboratorio). In particolare, essi verificano la capacità dello studente di selezionare, combinare e applicare le conoscenze teoriche più ampie, compresi i calcoli, decisioni ingegneristiche e scrittura di codice Verilog, per risolvere problemi semplici e pratici spesso simili a quelli che si incontrano tipicamente nella progettazione di circuiti e sistemi elettronici. I quiz verificano la conoscenza e la comprensione di tutti gli argomenti del corso. Ogni quiz consiste in una domanda e quattro risposte predefinite. Anche se una sola risposta è corretta, tutte sono pensate per apparire plausibilmente corrette, a meno che lo studente non abbia una comprensione approfondita del materiale del corso. I quiz con risposte corrette valgono 1 punto ciascuno, mentre quelli con risposte errate valgono 0 punti ciascuno. Durante l'esame non è consentito utilizzare fonti d'informazione esterne (diapositive, appunti, libri, telefoni, altre persone, cuffie, calcolatrici programmabili, ecc.). Sono ammesse solo calcolatrici non programmabili, PC (notebook) su cui si svolge l’esame e il primer Verilog fornito dal docente. Il punteggio massimo dell’esame scritto è 31 punti. Sono necessari almeno 18 punti per superare l’esame scritto. Solo gli studenti che hanno superato l’esame scritto possono richiedere di essere ammessi a un esame orale facoltativo. Questo consiste in domande teoriche o semplici problemi da risolvere e discussioni su argomenti correlati, ed è progettato per verificare l'acquisizione delle stesse competenze dell'esame scritto. L'esame orale sarà valutato da -3 a 3 punti. Il punteggio dell’esame orale viene poi sommato algebricamente al punteggio dell’esame scritto. Se il punteggio totale di scritto ed eventuale orale è di almeno 18 punti, l'esame viene superato con il voto risultante. Se il punteggio è inferiore al 18 punti, l'esame non viene superato. Un punteggio finale superiore a 30,5 aggiunge la lode al punteggio massimo di 30. Per fugare eventuali dubbi sulla prova scritta, il docente potrà richiedere un esame orale per verificare le conoscenze dimostrate nell'esame scritto. La struttura e la valutazione di questo esame orale saranno le stesse di quello richiesto dallo studente, ma in questo caso l'esito potrà o confermare il voto della prova scritta o ridurlo di un numero qualsiasi di punti.
In addition to the message sent by the online system, students with disabilities or Specific Learning Disorders (SLD) are invited to directly inform the professor in charge of the course about the special arrangements for the exam that have been agreed with the Special Needs Unit. The professor has to be informed at least one week before the beginning of the examination session in order to provide students with the most suitable arrangements for each specific type of exam.
Esporta Word