Servizi per la didattica
PORTALE DELLA DIDATTICA

Integrated systems technology

01NOMOQ, 01NOMPE

A.A. 2018/19

Course Language

English

Course degree

Master of science-level of the Bologna process in Electronic Engineering - Torino
Master of science-level of the Bologna process in Nanotechnologies For Icts - Torino/Grenoble/Losanna

Course structure
Teaching Hours
Lezioni 42
Esercitazioni in aula 12
Esercitazioni in laboratorio 6
Teachers
Teacher Status SSD h.Les h.Ex h.Lab h.Tut Years teaching
Piccinini Gianluca Professore Ordinario ING-INF/01 42 0 6 0 9
Teaching assistant
Espandi

Context
SSD CFU Activities Area context
ING-INF/01 6 B - Caratterizzanti Ingegneria elettronica
2018/19
The course is taught in English. L'insegnamento presente negli orientamenti del Corso di Studio della Laurea Magistrale in Ingegneria Elettronica per i quali gli aspetti in integrazione a livello tecnologico sono fondamentali, e' obbligatorio per il Corso di Studio della Laurea Magistrale in Nanotechnologies for ICTS. L'insegnamento collocato al I semestre del II anno approfondisce gli aspetti tecnologici relativi all'integrazione dei sistemi elettronici analizzando le opportunita' che si presentano in ambito micro e nano tecnologico.
The course are taught in English. The subject is offered in the study tracks of Electronic Engineering Master where the technological knowledge of the integration processes is need, the subject is also compulsary in the study plan for Nanotechnologie for ICTs Master. The subject is offered during the first semester of the second year and is focused on the technological aspects of system integration with attention to micro and nano technologies currently available to the designers.
-Classificazione dei principali processi di fabbricazione CMOS in accordo con il roadmap ITRS e loro valutazione utilizzando le principali figure di merito (Ion, Ioff, tempo proprio....) -Valutazione delle conseguenze delle principali tecniche di scaling nei processi di integrazione sia a livello di singolo dispositivo sia a livello di interconnessione fra le strutture. -Conoscenza dei principali tecnologie per la fabbricazione di dispositivi a dimensione nanometrica: tecnologie avanzate di gate e di canale. -Conoscenza dei processi CMOS avanzati quali SOI, Double gate,FinFET, GAA. -Conoscenza delle tecnologie di interconnessione e di packaging e valutazione delle principali problematiche a livello elettrico quali IR drop e crosstalk. -Capacita' di utilizzo di strumenti di simulazione relativi alla valutazione delle conseguenze a livello di dispositivo e di sistema delle scelte tecnologiche. -Conoscenza delle principali tecnologie emergenti che si presentano come possibili candidati alla sostituzione dei processi CMOS classici.
-Classification of the most relevant CMOS fabrication processes in accordance to ITRS roadmap and their evaluation in terms of figures of merit (Ion, Ioff, intrinsic time....) -Evaluation of consequences due to the scaling techniques used in integration processes both on the single devices and on the inteconnects among structures. -Knowledge of the main fabrication technologies for nanometer scale devices: advanced gate and channel technologies. -Knowledge of adavanced CMOS processes as SOI, Double gate, FinFET, GAA. -Knowlege of the inteconnections and packaging technologies and evaluation of their electrical behavior in term of delays, crosstlak, IR drop. -Ability of using simulation tools for the estimation of the consequences on device and system of the technological parameters. -Knowledge of the emerging technologies that can be considered a possible replacement of CMOS processes.
Buona conoscenza dei processi tecnologi di base utilizzati nelle tecnologie planari quali fotolitografia, introduzione droganti, crescite epitassiali e non. Conoscenza approfondita dei sistemi MOS e del MOSFET: principali equazioni relative a dispositivi a canale lungo e corto con particolare attenzione ai problemi di conduzione in condizioni di saturazione di velocita e in condizioni di sottoglia. Modellizzazione elettrica delle linee di interconnessione nei circuiti integrati.
Good Knowledge of the basic technological processes used in planar technology as photolitography, doping, epitaxy, oxidation and film deposition. Deep knowledge of MOS systems and MOSFET devices: main equations for long and short channel devices with great care to the the conduction in velocity saturation and in subthreshold conditions. Electrical modelling of the intercconects in the integrated circuits.
Sintesi dei contenuti delle lezioni, con indicazioni quantitative (ore dedicati a ciascun argomento; fornire indicazioni complessive, senza il dettaglio della singola lezione). Il campo può essere utilizzato anche per evidenziare eventuali varianti che, nel caso di insegnamenti paralleli di uguale titolo affidati a più docenti, il singolo docente intende introdurre nel proprio programma. Argomenti trattati nelle lezioni -Classificazione dei principali processi di fabbricazione CMOS (HP High performance,LOP Low Operating Power, LSTP Low Stand By Power) -Scaling tecnologico analisi delle conseguenze a livello di dispositivo, di interconnessioni e a livello di sistema -Processi di fabbricazione CMOS avanzati: strutture di gate -Processi di fabbricazione CMOS avanzati: strutture di source/drain e di canale -Tecnologie di fabbricazione FinFet e GAA -Valutazione dell'impatto delle scelte tecnologiche a livello di sistema, frequenza, consumo dinamico, consumo statico. -Tecniche di interconnessione: damascene, dual damascene, planarizzazione, dielettrici a basso K. -Tecniche di packaging -Tecnologie emergenti: fabbricazione di nano wires -Tecnologie mergenti: integrazione 3D
-Classification of the most used CMOS fabrication processes (HP High performance,LOP Low Operating Power, LSTP Low Stand By Power) -Technological scaling: analysis of the consequences at device level, at interconnects level and at system level. -Advanced CMOS processes: gate structures. -Advanced CMOS processes: channel and source drain structures. -FinFET and GAA technology. -Evaluation of the technological choices on the system level performance: frequency, dynamic power, static power. -Interconnects techniques: damascene, dual damascene, planarization and low-k dielectrics. -Packaging technologies. -Emerging technologies: fabrication of nano wires. -Emerging Tecnologies: 3D integration.
Le esercitazioni in aula saranno dedicate alla valutazione dei principali parametri di sistema in funzione delle scelte tecnologiche attuate in fase di realizzazione del sistema integrato: in particolare si cerchera' tramite lo svolgimento di alcuni esempi di riferimento di prevedere il comportamento a livello di sistema a partire dai parametri al livello di singolo dispositivo e di singola linea di interconnessione sia nel caso di processi CMOS sia nel caso di processi tecnologici 'emergenti'. Sono previsti alcuni laboratori di simulazione dove verranno utilizzati strumenti di valutazione dei processi di fabbricazione quali MASTAR per modificare processi preassegnati al fine di raggiungere le specifiche di sistema. A cominciare dalla seconda meta’ del semestre vengono assegnati dei progetti obbligatori che gli studenti svolgono dopo essersi organizzati in gruppi di lavoro. Le attivita’ di progetto hanno come finalita’ principale lo sviluppo e utilizzo di uno strumento per la previsione delle caratteristiche a livello di sistema in funzione della tecnologia di integrazione..
The practises will be focused on the evaluation of the main system parameters as function of the technological choices adopted during the system integration: in more details by mean of some cases of study will be studied a methodology to evaluate the system behavior from the device and inteconnects parameters both for CMOS processes and for 'emerging' technologies. Some laboratories based on MASTAR simulator will be assigned: starting from a standard process the student will modify its technological parameters to satisfy system level constraints. During the second part of the semester a mandatory project is assigned. The project will be developed by groups of students with the main aim of developimg a tool for the system level prediction.
Il testo di riferimento principale e il roadmap ITRS nella versione pubblicata in rete http://www.itrs2.net nelle sezioni: Process Integration Devices and Structures; Interconnects; Assembly; Emerging Research Devices; Sono disponibili i lucidi utilizzati a lezione e una serie di articoli di approfondimento relativi a ciascuno degli argomenti trattati nell'insegnamento.
The main manual book used is the ITRS roadmap in web published version on http://www.itrs2.net. The most used sections are: Process Integration Devices and Structures; Interconnects; Assembly; Emerging Research Devices. Slides of lecture and some related scientific papers for insights are available on web pages of the subject.
Modalità di esame: prova scritta; prova orale obbligatoria; progetto di gruppo;
L'esame prevede: 1)lo svolgimento di un breve scritto da svolgersi a libri chiusi, articolato su 7 quesiti a risposta aperta max 100 parole (durata 40 minuti) che permettera' la prosecuzione dell'esame se risulteranno sufficienti almeno 4 risposte; questa parte dell'esame non contribuisce alla valutazione finale; 2)una prova orale della durata di circa 30 minuti sull'intero programma svolto a lezione e a esercitazione valutata in /30 con peso 0.6 3)presentazione e discussione dell’attivita' di progetto assegnata durante il corso, valutata in /30 con peso 0.4.
Exam: written test; compulsory oral exam; group project;
The exam is organized: 1)a brief (40 minutes) closed book written section where 7 questions with open answer (max. 100 words) will enable the student to go on the exam if at least 4/7 answers will be right; this section does not contribute to the final score; 2)a 30 minutes oral exam on the whole subjects (classes and practises) with the weight of 0.6 on the final score will be evaluated in /30; 3)a project work (assigned during the semester) will be presented and evaluated in /30 with a weight of 0.4.


© Politecnico di Torino
Corso Duca degli Abruzzi, 24 - 10129 Torino, ITALY
m@il