Servizi per la didattica
PORTALE DELLA DIDATTICA

Microelectronic systems

01NOYOQ, 01NOYOV

A.A. 2018/19

Course Language

English

Course degree

Master of science-level of the Bologna process in Electronic Engineering - Torino
Master of science-level of the Bologna process in Computer Engineering - Torino

Course structure
Teaching Hours
Lezioni 27
Esercitazioni in aula 12
Esercitazioni in laboratorio 21
Tutoraggio 21
Teachers
Teacher Status SSD h.Les h.Ex h.Lab h.Tut Years teaching
Graziano Mariagrazia Ricercatore ING-INF/01 27 12 21 0 10
Teaching assistant
Espandi

Context
SSD CFU Activities Area context
ING-INF/01 6 B - Caratterizzanti Ingegneria elettronica
2018/19
Il corso e' erogato in lingua Inglese. Insegnamento a scelta per la laurea magistrale in Ingegneria Elettronica e congiuntamente per la laurea magistrale in Ingegneria Informatica. E' collocato al secondo periodo didattico del primo anno accademico. Il modulo intende analizzare le metodologie progettuali di sistemi microelettronici complessi basati su dispositivi MOS su tecnologie avanzate, considerando le criticita' e i vincoli legati ai blocchi architetturali e microarchitetturali e addentrandosi negli specifici aspetti di tipo tecnologico che caratterizzano la progettazione di strutture basate su dispositivi e interconnessioni che rappresentano lo stato dell'arte dell'elettronica digitale. Le problematiche analizzate saranno applicate ad alcuni casi di studio nei laboratori attraverso l'utilizzo degli opportuni strumenti CAD di ausilio al progetto quali simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico.
The course is taught in English. The course is optional for the MSc-level programme in both Electronic Engineering and Computer Engineering. It will be offered in the second period of the first academic year. It aims at analyzing the design methodologies of complex microelectronic systems based on scalded MOS devices, considering the constraints and critical issues in designing architectural and microarchitectural blocks and detailing the technological aspects native to the design of structures based on devices and interconnections that are the state of the art od digital electronics. The analyzed aspects will be applied to some cases of study in laboratory sessions based on the use of specific CAD tools like HDL simulators, synthesizers, place&routers, layout editors, physical level simulators.
- Conoscenze delle topologie MOS e della tecnologia su cui pone le radici, delle celle digitali basate su di essi e delle loro descrizioni a diversi livelli di astrazione e delle loro caratteristiche prestazionali (librerie di celle) - Conoscenze delle caratteristiche delle interconnessioni di segnale e alimentazione nei circuiti integrati e delle problematiche progettuali ad esse legate - Saper progettare strutture microachitetturali base di un sistema digitale integrato per l'elaborazione del segnale, quali blocchi aritmetici elementari, di controllo hardwired a microprogrammato e sistemi di memoria - Conoscenza delle diverse tecniche di descrizione, simulazione e progetto a livello circuitale/architetturale/sistema finalizzate all'ottimizzazione delle prestazioni (area, frequenza, throughput, consumo) - Abilita' nell'uso di strumenti CAD di aiuto alla progettazione dei circuiti integrati su tecnologie scalate: simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico - Capacita' di analizzare le specifiche e i vincoli nel progetto di sistemi digitali complessi e le scelte algoritmiche - Abilita' nella valutazione della complessita┐ computazionale, della banda di intereconnessione e sul dimensionamento numerico(rappresentazione dei dati/numero di bit) delle strutture di elaborazione complesse - Conoscenze sulla derivazione architetturale, sull'allocazione delle risorse e lo scheduling. - Capacita' di realizzare di sistemi a diversi regimi di clock, con tutte le tematiche relative alla sincronizzazione e interfacciamento tra di essi. - Conoscenze sulla derivazione del controllo nelle sue varie forme e peculiarita┐, a partire dalle strutture hardwired fino ai sistemi di controllo microprogrammati. - Abilita' di derivazione dell┐unita┐ di esecuzione e del dimensionamento delle strutture interne in termini di potenza di calcolo, banda di i/o e concorrenza interna. - Conoscenze sulle strutture base dell┐elaborazione parallela integrata, con particolare enfasi alle strutture regolari di processing-element.
- Knowledge of MOS based topologies and of its technology, of the related digital gates of their description at different level of abstraction and of their performance (standard cell libraries) - Knowledge of problems related to signal and power supply interconnects in integrated circuits and of the related design aspects - Ability to design microarchitectural structures to be used as foundamental block in a digital integrated system for signal processing, as arithmetical blocks, hardwired and microprogrammed control systems and memory systems - Knowledge of the manyfold techniques for describing, simulating and designing at circuit, architecture and system level, aiming at performance optimization (area, frequency, throughput, power consumption) - Ability in using CAD tools aiding the design of integrated circuits on scaled technologies: HDL simulators, synthesizer, place&router, layout editors, physical level simulators - Ability in analyzing specifications and contraints when designing complex digital systems and choosing the correct algorithm - Ability in evaluating computational complexity, interconnect bandwidth and numerical choices (number precision and data representation) for complex elaboration circuits - Knowledges on derivation of constraints on architecture, on resources allocation and scheduling - Skill in the design of multi clock regimes - Knowledge on control systems as hardwired and microprogrammed control units - Basic knowledges on parallel integrated architectures
Elettronica digitale di base, al livello corrispondente al termine del primo corso obbligatorio di Elettronica Digitale o di Elettronica for Embedded systems nel corso di laurea magistrale. Devono essere noti la fisica dei semiconduttori e i modelli elementari del transistore MOS, il linguaggio di descrizione dell'hardware (VHDL/VERILOG), le architetture di elaborazione complesse di microprocessori/DSP/microcontrollori.
Basics of Digital Electronics (level of the first mandatory course of Digital Electronics or electronics for embedded syste, in the master degree program). Physics of semiconductors and elemntary models of MOS transistor should be known, as well as hardware description language (VHDl/VERILOG), complex architectures of microprocessors/DSP/microcontrollers.
. Casi di studio di architetture complesse come esempi di sistema microelettronico: struttura multithreading (T2 Ultrasparc), struttura CISC/RISC (Pentium 4), struttura per sistemi embedded (ARM 11). (0,5 CFU) . Casi si studio di microarchitettura interna a ciascuno dei sosttositemi indicati (sommatore P4, moltiplicatore e logic blocks T2, divisore ARM, register file con windowing technique e multithreading T2). Sitemi di controllo a FSM, Hardwired e microprogrammato. (1,2 CFU) . Celle digitali in tecnologia MOS combinatore e sequenziali per differenti topologie (CMOS, domino, DCVSL, transmission gate, C2MOS, TSPC) analizzate dal punto di vista delle loro figure di merito utilizzate in infase di progettazione di un circuito integrato (funzione, area, tempistiche, potenza): livelli di astrazione per una libreria di celle(funzionale alla simulazione di basso livello, funzionale al physical design, funzionale alla sintesi e alla simulazione di alto livello) (1,5 CFU) . Descrizione delle interconnessioni, dei parametri parassiti; criteri di modellazione e progettazione; Temporizzazione e regimi di clock; descrizione delle fasi di realizzazione tecnologica.(1 CFU) .Progetto top-down di sistemi microelettronici basati sui blocchi precedentemente descritti: cenni alle soluzioni architetturali e topologiche per l'ottimizzazione delle prestazioni, tecniche di sintesi, physical design e verifica post-layout. (1,8 CFU)
Case study of complex architectures as examples of microelectronic system: multithreading structure (T2 Ultrasparc), CISC/RISC structure (Pentium 4), structure for embedded systems (ARM 11). (0,5 CFU) Case study of internal microarchitecture for each of the systems mentioned (P4 adder, multiplier and logic block T2, ARM divider, windowed register file for multithreading from T2). Control units based on FSM, Hardwired and microprogrammed. (1,2 CFU) Digital MOS gates both combinational ads sequential based on different topologies (CMOS, domino, DCVSL, transmission gate, C2MOS, TSPC) analyzed for what concerns figures of merit used during the design of a integrated digital circuit (function, area, timing, power): abstraction levels of a library of gates, for low level simulation, physical design, synthesis and high level simulations. (1,5 CFU) Description of interconnects and their parasitic parameters; modeling and design criteria; Temporization and clock domains, technological phases. (1 CFU) Top down design of microelectronic systems based on previously described blocks: basics on architectural and topological solutions for performance optimization, synthesis techniques, physical design and post-layout verification (mainly in laboratory). (1,8 CFU).
Data la natura fortemente applicativa dell'insegnamento sono previste esercitazioni sperimentali in laboratorio di progetto di circuiti digitali complessi mediante l'ausilio di strumenti CAD. Le esercitazioni sperimentali prevedono la progettazione di blocchi base definiti a partire da celle elementari e l'analisi delle loro prestazioni tramite simulatori circuitali. Prevedono poi la descrizione di architetture piu' complesse attraverso linguaggio VHDL, la loro simulazione e sintesi basata su librerie di celle elementari su tecnologie scalate, e la progettazione del layout attraverso i sistemi CAD di place & route complensiva della verifica delle prestazioni e tolleranza alle condizioni operative e di processo. Il numero di esercitazioni previste e' 6 e sono condotte in laboratorio da un gruppo di 2 studenti. Ogni laboratorio richiede la redazione di una relazione che concorrera' al conseguimento del voto finale. Il tema trattato in laboratorio puo' essere completato autonomamente e consegnato entro 3 settimane dalla data del laboratorio stesso. Per ogni laboratorio lo studente riceve una valutazione e una indicazione delle principali criticita' riscontrate a valle della valutazione.
Due to the application oriented nature of this course laboratory sessions are planned aimed at designing complex digital circuits using specific CAD tools. Exercises will concern the design of basic blocks and the analysis of their performance thanks to the use of circuit simulators. Laboratory sessions will also concern the design of more complex architectures using VHDL language, their simulation and synthesis based on elementary library cells (scaled technologies), and the design of their layout using proper place & route CAD, verification algorithms and analyzing the tolerance to operating and process conditions. The number of lab session is 6 and are based on group of 2 students. Each laboratory requires a final report which will be evaluated for the final score. The work can be completed as homework within three weeks from the laboratory day. For each labwork the student receive an evaluation and a suggestion on the main critical points found during the evaluation.
Sono disponibili le dispense dettagliate degli argomenti trattati a lezione e i manuali delle esercitazioni di laboratorio. I testi indicati come riferimento sono: 1) M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic┤: Digital Integrated CircuitsSecond Edition, Prentice-Hall, 2) N.Weste D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, Addison-Wesley 3) J.hennessy, d.Patterson, Computer Architecture: a Quantitative Approach, Addison-Wesley Sono inoltre suggerite una serie di letture nella forma di articoli su rivista che trattano alcuni degli argomenti trattati. Il materiale e' disponibile sul portale della didattica del Politecnico di Torino.
Lectures notes of all the lectures ara available as well as laboratory guide. Books suggested are: 1) M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic┤: Digital Integrated CircuitsSecond Edition, Prentice-Hall, 2) N.Weste D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, Addison-Wesley 3) J.hennessy, d.Patterson, Computer Architecture: a Quantitative Approach, Addison-Wesley Some suggested readings are in the form of research papers related to the most up-to-date subject analyzed. The learning material is available through the official course website.
ModalitÓ di esame: prova orale obbligatoria; prova di laboratorio; progetto di gruppo;
L'esame consiste in tre parti: una E1: prova orale, E2: l'esecuzione delle esercitazioni di laboratorio, E3 un progetto finale. E1: La prova orale e' relativa all'intero programma trattatoe riguarda tutti gli argomenti trattati a lezione e nei laboratori. E2: Gli esercizi di laboratorio vengono consegnati e valutati in termini di completezza, correttezza, accuratezza e rispetto delle scadenze. E3: Il progetto verte sullo sviluppo di una architettura come caso di studio, alla sua simulazione e alla successiva progettazione top-down e ottimizzazione delle problematiche intrinseche ad un sistema di complessita' architetturale medio-alta realizzato tramite una tecnologia fortemente scalata. Il progetto deve essere completato entro l'inizio dell'anno accademico successivo. Lo studente puo' effettuare 1 scelta tra tre possibili combinazioni: Scelta 1: l'esame puo' essere completato con parte E1 (con peso 60%) e parte E2 (con peso 40%), ma la valutazione complessiva verra' saturata ad un massimo di 26/30. Scelta 2: l'esame puo' essere completato con parte E1 (con peso 45%) parte E2 (con peso 15%) e parte E3 (con peso 40%) ove il progetto (parte E3) sia sviluppato in una sua versione semplice e basata su molti degli elementi gia' sviluppati in laboratorio. La valutazione complessiva verra' saturata ad un massimo di 28/30. Scelta 3: l'esame puo' essere completato con parte E1 (con peso 45%) parte E2 (con peso 15%) e parte E3 (con peso 40%) ove il progetto (parte E3) sia sviluppato in una sua versione evoluta e arricchita di elementi innovativi e complessi. La valutazione complessiva verra' saturata ad un massimo di 30/30 e lode.
Exam: compulsory oral exam; practical lab skills test; group project;
The final examination consists in three part: E1 oral exam, E2, laboratory exercises, E3: a final project. E1: The oral exam is related to the whole program and is related to all the subjects analyzed during classes and laboratories. E2: The laboratory execises are evaluated for completeness, correctness and accuracy and timeliness. E3: The project will consist in the development of an architecture as a case of study, in its simulation and top-down design and optimization of the typical criticalities related to a medium-high complex architecture based on a scaled technology. The project must be completed within the starting date of the academic year following the one of the attended course. The student can choose among three different combinations: Choice 1: the exam can be completed with part E1 (weight 60%) and part E2 (weight 40%), but the final evaluation will be saturated to a maximum of 26/30. Choice 2: the exam can be completed with part E1 (weight 45%), part E2 (weight 15%), where the project (E3) is developed as a basic version based on several elements already developed during the lab. The final evaluation will be saturated to a maximum of 26/30. Choice 3: the exam can be completed with part E1 (weight 45%), part E2 (weight 15%), where the project (E3) is developed as a more evolved versione enriched of innovative and more complex and challenging elements. The final evaluation will be saturated to a maximum of 30/30 cum laude. Overall the E1, E2 and E3 parts aim at evaluating not only the knowledges related to the subjects analyzed, but especially the capability to observe the problems arising during the design of a microelectronics system, to understand the trade off among the possible design choices, to define a creative strategy and to find a solution in order to optimize a design, being aware of the consequences, risks and possible future improvements.


© Politecnico di Torino
Corso Duca degli Abruzzi, 24 - 10129 Torino, ITALY
m@il