Politecnico di Torino | |||||||||||||||||
Anno Accademico 2011/12 | |||||||||||||||||
01NQTOC Switch and router architectures |
|||||||||||||||||
Corso di Laurea Magistrale in Ingegneria Telematica (Computer And Communication Networks Engineering) - Torino |
|||||||||||||||||
|
|||||||||||||||||
|
|||||||||||||||||
Presentazione
The course is taught in English.
Il corso descrive le architetture di commutazione di router e switch, analizzando gli aspetti di progettazione, di analisi delle prestazioni e di realizzazione in hardware di alcuni componenti di commutazione. |
Risultati di apprendimento attesi
Il corso è finalizzato ad acquisire conoscenze su:
- reti per la commutazione temporale ed equivalenza spazio-tempo - metodi approssimati per la valutazione delle prestazioni (metodo di Lee) - progetto di reti di commutazione multistadio (Clos, Benes, Cantor) e relativi algoritmi di controllo - progetto di reti autoinstradanti (reti Banyane) - architettura di un router - architetture di commutazione a pacchetto: code all'ingresso, all'uscita e miste - progetto di algoritmi di scheduling per commutatori con le code all'ingresso: algoritmi ottimi ed approssimati, prestazioni teoriche e simulate, supporto della QoS - progetto di algoritmi e strutture dati per l'address lookup e la classificazione IP - descrizione di circuiti digitali mediante linguaggio VHDL - verifica funzionale mediante strumenti CAD - sintesi su FPGA e/o su circuito integrato - ottimizzazione di blocchi funzionali parametrici - progetto di interfacce tra blocchi funzionali a partire da specifiche Lo studente sarà in grado di applicare le conoscenze acquisite per valutare la complessità e le prestazioni di una architettura di commutazione e per l'analisi delle prestazioni (velocità/area/potenza) di un progetto hardware mediante strumenti CAD. Inoltre, lo studente sarà in grado di valutare i vantaggi e gli svantaggi delle scelte architetturali in un dispositivo di commutazione. Le conoscenze sulle tecniche di progetto hardware acquisite saranno applicate in laboratorio al progetto di alcuni blocchi funzionali. |
Prerequisiti / Conoscenze pregresse
- Calcolo della probabilità (variabile casuale, momenti di una variabile casuale, indipendenza statistica, processo di Bernoulli e di Poisson, distribuzioni discrete (geometrica, binomiale, Poisson)).
- Nozioni di toeria dei grafi e algoritmi di massimizzazione del flusso su grafi bipartiti - Elementi di matematica discreta: (equazioni discrete ricorsive, matrici doppiamente stocastiche e teorema di Birkhoff'von Neumann, numeri fattoriali e approssimazione di Stirling, coefficiente binomiale, notazione di Landau - Elementi di teoria delle code (coda M/D/1, carico di una coda) - Nozioni elementari di reti di telecomunicazioni e calcolatori - Indirizzamento IP e longest prefix matching - Conoscenza dei circuiti elettronici digitali di base - Conoscenza del funzionamento e della struttura di base di un sistema di elaborazione - Conoscenza della programmazione in linguaggi ad alto livello |
Programma
Argomenti trattati nelle lezioni e relativo peso in crediti.
- concetti generali e tecniche di commutazione temporale (1cr) - architetture di commutazione multistadio (2cr) - architettura di un router e IP lookup/classification (1cr) - algoritmi di schedulazione di pacchetti in commutatori con memorie in uscita, in ingresso e con memorie in ingresso ed uscita (2cr) - Modellazione di circuiti digitali mediante linguaggi di descrizione dell'hardware, descrizione di circuiti digitali combinatori e sequenziali (2cr) - Tecniche di realizzazione di blocchi comunemente usati nei sistemi di telecomunicazione: serializzatori, deserializzatori, code, macchine a stati finiti, arbitri, matrici di commutazione (1cr) - Struttura di circuiti logici programmabili (FPGA e PLD) e interfacciamento di memorie RAM/FIFO/FLASH (1cr) |
Organizzazione dell'insegnamento
Le esercitazioni in aula riguardano il progetto delle architetture di commutazione.
Le esercitazioni sperimentali di laboratorio comprendono lo sviluppo, la sintesi e la realizzazione di progetti digitali descritti mediante il linguaggio VHDL. Per l'esecuzione delle esercitazioni sperimentali sono disponibili schede basate su FPGA su cui lo studente realizzerà e proverà i circuiti progettati. Sono previste 7-8 esercitazioni, condotte in laboratorio da gruppi di 3-4 studenti. Il lavoro prevede lo svolgimento di homework propedeutici al laboratorio stesso, durante i quali gli studenti prepareranno il progetto richiesto, per poi verificarlo durante le sessioni di laboratorio. |
Testi richiesti o raccomandati: letture, dispense, altro materiale didattico
Il materiale didattico sarà fornito dal docente titolare dell'insegnamento e messo a disposizione sul sito web del portale della didattica.
Libri utili come riferimento sono: Joseph Yu Ngai Hui, Switching and Traffic Theory for Integrated Broadband Networks, Kluwer Academic Publisher, 1990 Achille Pattavina, Switching Theory, Architectures and Performance in Broadband ATM Networks, John Wiley & Sons, 1998 H.J. Chao, C.H. Lam, E. Oki, "Broadbad packet switching technologies", New York, Wiley, 2001 W.J.Dally, B.Towles, "Principles and practise of interconnection networks", Elsevier, Morgan Kaufman, 2004 |
Criteri, regole e procedure per l'esame
L'esame finale comprende un orale su tutti argomenti trattati a lezione. Ogni laboratorio richiede la redazione di una relazione che concorrerà al conseguimento del voto finale.
|
Orario delle lezioni |
Statistiche superamento esami |
|