The course is taught in English.

Insegnamento a scelta per la laurea magistrale in Ingegneria Elettronica, collocato al primo periodo didattico del secondo anno.
In questo modulo vengono sviluppate le metodologie di progetto dei sistemi digitali integrati, coprendo sia la parte di derivazione architetturale ad alto livello, sia le problematiche legate al progetto a basso livello, partendo dal gate elementare per costruire oggetti combinatori e sequenziali complessi ad elevate prestazioni. Particolare enfasi verra' data alla realizzazione delle architetture proposte su piattaforma ASIC/FPGA fornendo le principali chiavi di lettura per lo sviluppo dei componenti hardware piu' significativi (ALU, Moltiplicatori, Memorie, Cache, Interfacce standard,.....) nonche' il loro inserimento in sistemi piu' complessi (sistemi multicore/ multithread / ad alto parallelismo) e dedicati ad applicazioni specifiche (ASIP) e/o riconfigurabili.

' Conoscenza delle metodologie di progetto di sistemi integrati digitali ai differenti livelli e loro caratterizzazione in funzione della tecnologia target selezionata
' Conoscenza degli strumenti di progetto basati su linguaggi di descrizione dell'hardware moderni (VHDL, Verilog, System C) e delle opportunita' e i limiti di tali approcci con gli strumenti CAD esistenti
' Conoscenza e abilita' nel progetto dei diversi blocchi base utilizzati nelle architetture di elaborazione integrate, con speciale enfasi sui blocchi aritmetici complessi (sommatori, moltiplicatori/shifter/etc..), sulle architetture di memoria, sulle interconnessioni e le interfacce.
' Conoscenza sul progetto di architetture di elaborazione complesse per l'elaborazione del segnale, sulla derivazione architetturale a partire da un algoritmo, sulla sintesi su piattaforme differenti.
' Conoscenza sui sistemi di elaborazione complessi (multicore/multithread/ ad alto parallelismo) dal punto di vista della loro integrazione.

Elettronica digitale di base, al livello corrispondente al termine del primo corso obbligatorio di Elettronica Digitale nel corso di laurea magistrale. In particolare devono essere noti i circuiti digitali combinatori e sequenziali e relative tecniche di sintesi, il progetto di unita' di controllo hardwired e micro programmate, la temporizzazione delle unita' di elaborazione nonche' i concetti base relativi alle architetture di elaborazione complesse, comprese le memorie e le interconnessioni, il linguaggio di descrizione dell'hardware VHDL.

Argomenti trattati nelle lezioni e relativo peso in crediti:

Metodi di progetto e ottimizzazione di architetture di elaborazione a partire da specifiche algoritmiche

Tecniche di partitioning e scheduling per il progetto di System on Chip

Architetture per unitā aritmetiche complesse

Strutture di interconnessione on-chip

Architetture per la gestione della memoria

Processori superscalari e VLIW

Processori con instruction set dedicato (ASIP)

L'insegnamento comprende attivitā di progetto in laboratorio, organizzata a gruppi e finalizzata alla realizzazione di specifici casi di studio.

David A. Patterson, John L. Hennessy, Computer Organization and Design, third edition,Elsevier, 2005

Un esame scritto concorre al voto finale per il 60% ed č composto da domande a risposta multipla, domande a risposta aperta e probelmi.
Il 40% della valutazione finale č legato alle attivitā di laboratorio, descritte in una relazione scritta e presentati in un breve colloquio orale.