en
Politecnico di Torino
Anno Accademico 2011/12
02NPBOV, 02NPBOQ
Testing
Corso di Laurea Magistrale in Ingegneria Informatica (Computer Engineering) - Torino
Corso di Laurea Magistrale in Ingegneria Elettronica (Electronic Engineering) - Torino
Docente Qualifica Settore Lez Es Lab Tut Anni incarico
Sonza Reorda Matteo ORARIO RICEVIMENTO PO IINF-05/A 40 10 10 0 5
SSD CFU Attivita' formative Ambiti disciplinari
ING-INF/05 6 F - Altre attività (art. 10) Abilità informatiche e telematiche
Presentazione
The course is taught in English.

Il corso ha lo scopo di illustrare agli studenti l'importanza del collaudo nel ciclo di sviluppo e produzione di un sistema embedded, presentando poi le principali tecniche utilizzate in pratica a tale fine. Il corso si concentrerà in particolare sulle tecniche per il collaudo dei circuiti integrati custom, dei processori, e delle memorie, trattando anche la tematica del collaudo dei sistemi. Il corso introdurrà anche i concetti base relativi all’affidabilità dei sistemi elettronici. Durante il corso gli studenti potranno utilizzare alcuni strumenti commerciali quali simulatori di circuiti guasti e generatori automatici di sequenze di collaudo.
Risultati di apprendimento attesi
- Conoscenza del concetto di collaudo.
- Conoscenza delle principali tecniche per il collaudo di un circuito integrato.
- Conoscenza delle principali tecniche per il collaudo di un sistema embedded.
- Capacità di utilizzo dei principali strumenti per il collaudo di un sistema embedded: fault simulator, automatic test pattern generator, strumenti per l'inserimento di catene di scan.
- Conoscenza del concetto di Built-In Self-Test (BIST).
- Capacità di sviluppo di moduli hardware dotati di caratteristiche BIST.
Prerequisiti / Conoscenze pregresse

- Conoscenze di base nel campo della progettazione di sistemi elettronici digitali
Programma
Introduzione al collaudo
- Definizioni
- Importanza
- Metriche per la valutazione della bontà di un processo di collaudo
- Modelli di guasto

Tecniche e strumenti per lo sviluppo di sequenze di collaudo per circuiti combinatori e sequenziali
- Il modello stuck-at
- Simulazione di circuiti guasti
- Generazione automatica di sequenze di guasto
- Collassamento di liste di guasti

Tecniche e strumenti per il collaudo di dispositivi specifici
- Memorie
- Processori

Le tecniche di Design for Testability
- Le tecniche di scan
- Le tecniche BIST

Tecniche per il collaudo di sistemi
Organizzazione dell'insegnamento
Per ogni settimana del corso è previsto lo svolgimento di una esercitazione di laboratorio della durata indicativa di 1,5 ore, durante le quali gli studenti potranno mettere in pratica gli aspetti visti a lezione. Le esercitazioni in laboratorio comprenderanno l’uso di strumenti commerciali per la Fault Simulation, la Scan Insertion e la Automatic Test Pattern Generation.
Testi richiesti o raccomandati: letture, dispense, altro materiale didattico
M. Bushnell, V. Agrawal:
Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits
Kluwer Academic Publisher, 2000
Criteri, regole e procedure per l'esame
L’esame comprende una prova scritta eventualmente seguita (se la prima ha avuto esito positivo) da una prova orale.
Orario delle lezioni
Statistiche superamento esami

Programma definitivo per l'A.A.2011/12
Indietro