The course is taught in English.


Insegnamento a scelta per la laurea magistrale in Ingegneria Elettronica e congiuntamente per la laurea magistrale in Ingegneria Informatica. E' collocato al secondo periodo didattico del primo anno accademico. Il modulo intende analizzare le metodologie progettuali di sistemi microelettronici complessi basati su dispositivi MOS su tecnologie avanzate, partendo dagli aspetti tecnologici fino a quelli che interessano blocchi architetturali. Le problematiche analizzate saranno applicate ad alcuni casi di studio nei laboratori attraverso l'utilizzo degli opportuni strumenti CAD di ausilio al progetto quali simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico.

' Conoscenze delle topologie MOS e della tecnologia su cui pone le radici, delle celle digitali basate su di essi e delle loro descrizioni a diversi livelli di astrazione e delle loro caratteristiche prestazionali (librerie di celle)
' Conoscenze delle caratteristiche delle interconnessioni di segnale e alimentazione nei circuiti integrati e delle problematiche progettuali ad esse legate
' Saper progettare strutture microachitetturali base di un sistema digitale integrato per l'elaborazione del segnale, quali blocchi aritmetici elementari, di controllo hardwired a microprogrammato e sistemi di memoria
' Conoscenza delle diverse tecniche di descrizione, simulazione e progetto a livello circuitale/architetturale/sistema finalizzate all'ottimizzazione delle prestazioni (area, frequenza, throughput, consumo)
' Abilita' nell'uso di strumenti CAD di aiuto alla progettazione dei circuiti integrati su tecnologie scalate: simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico
' Capacita' di analizzare le specifiche e i vincoli nel progetto di sistemi digitali complessi e le scelte algoritmiche
' Abilita' nella valutazione della complessita' computazionale, della banda di intereconnessione e sul dimensionamento numerico(rappresentazione dei dati/numero di bit) delle strutture di elaborazione complesse
' Conoscenze sulla derivazione architetturale, sull'allocazione delle risorse e lo scheduling.
' Capacita' di realizzare di sistemi a diversi regimi di clock, con tutte le tematiche relative alla sincronizzazione e interfacciamento tra di essi.
' Conoscenze sulla derivazione del controllo nelle sue varie forme e peculiarita', a partire dalle strutture hardwired fino ai sistemi di controllo microprogrammati.
' Abilita' di derivazione dell'unita' di esecuzione e del dimensionamento delle strutture interne in termini di potenza di calcolo, banda di i/o e concorrenza interna.
' Conoscenze sulle strutture base dell'elaborazione parallela integrata, con particolare enfasi alle strutture regolari di processing-element.

Elettronica digitale di base, al livello corrispondente al termine del primo corso obbligatorio di Elettronica Digitale o di Elettronica for Embedded systems nel corso di laurea magistrale. Devono essere noti la fisica dei semiconduttori e i modelli elementari del transistore MOS, il linguaggio di descrizione dell'hardware (VHDL/VERILOG), le architetture di elaborazione complesse di microprocessori/DSP/microcontrollori.

Argomenti trattati nelle lezioni e relativo peso in ore:

' Trattazione sul transistore MOS, sul suo modello e sulle peculiarita' nel caso di tecnologie scalate (8 ore)
' Celle digitali in tecnologia CMOS combinatore e sequenziali analizzate dal punto di vista delle loro figure di merito utilizzate in infase di progettazione di un circuito integrato (funzione, area, tempistiche, potenza): livelli di astrazione per una libreria di celle(funzionale alla simulazione di basso livello, funzionale al physical design, funzionale alla sintesi e alla simulazione di alto livello) (8 ore)
' Celle e sistemi di memoria ROM/RAM/CAM e loro parametri (6 ore)
' Descrizione delle interconnessioni, dei parametri parassiti; criteri di modellazione e progettazione (6 ore)
' Unita' microarchitetturali: funzionali, di memoria, di controllo (hardwiared e microprogrammato) e loro interfacciamento (8 ore)
' Derivazione algoritmico/architetturale; elaborazione sequenziale e parallela(8 ore)
' Temporizzazione e regimi di clock (8 ore)
' Progetto top-down di sistemi microelettronici basati sui blocchi precedentemente descritti: cenni alle soluzioni architetturali e topologiche per l'ottimizzazione delle prestazioni, tecniche di sintesi, physical design e verifica post-layout (8 ore).

Data la natura fortemente applicativa dell'insegnamento sono previste esercitazioni sperimentali in laboratorio di progetto di circuiti digitali complessi mediante l'ausilio di strumenti CAD.
Le esercitazioni sperimentali prevedono la progettazione di blocchi base definiti a partira da celle elementari e l'analisi delle loro prestazioni tramite simulatori circuitali. Prevedono poi la descrizione di architetture piu' complesse attraverso linguaggio VHDL, la loro simulazione e sintesi basata su librerie di celle elementari su tecnologie scalate, e la progettazione del layout attraverso i sistemi CAD di place & route complensiva della verifica delle prestazioni e tolleranza alle condizioni operative e di processo.
Il numero di esercitazioni previste e' 8 e sono condotte in laboratorio da un gruppo di 3-4 studenti. Ogni laboratorio richiede la redazione di una relazione che concorrera' al conseguimento del voto finale.

I testi di riferimento che coprono buona parte del corso e': Jan M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolicī: Digital Integrated CircuitsSecond Edition, Prentice-Hall, e il N.Weste D. Harris, CMOS VLSI Design. Sono disponibi le dispense delle lezioni e i manuali per le esercitazioni di laboratorio.

L'esame consiste in una una prova orale e in progetto. La prova orale e' relativa all'intero programma trattatoe riguarda tutti gli argomenti trattati a lezione e nei laboratori. Il progetto verte sullo sviluppo di una architettura come caso di studio, alla sua simulazione e alla successiva progettazione top-down e ottimizzazione delle problematiche intrinseche ad un sistema di complessita' architetturale medio-alta realizzato tramite una tecnologia fortemente scalata.