Scopi

Il corso sviluppa l'analisi e la caratterizzazione elettrica dei circuiti integrati digitali,
con enfasi sugli aspetti che integrano la tecnologia di realizzazione con le prestazioni
statiche e dinamiche di tali circuiti. Vengono discussi, con particolare riferimento alla
tecnologia CMOS le soluzioni circuitali e gli elementi di progetto delle porte logiche
elementari e dei sottosistemi integrati combinatori e sequenziali più utilizzati.
Vengono inoltre analizzate le architetture e i circuiti costituenti le attuali memorie a
semiconduttore statiche e dinamiche.

Sono previste le seguenti precedenze di acquisto:

• Progetto dei circuiti digitali

Ulteriori propedeuticità concettuali:

• Sistemi Elettronici


• Dispositivi e Circuiti elettronici


• Calcolatori elettronici

1. Famiglie logiche - compatibilitá fra porte logiche.


2. Porte logiche TTL, CMOS, pseudo-NMOS: struttura interna, principi di funzionamento, transcaratteristica.


3. Circuiti logici combinatori (a livello transistor).


4. Circuiti sequenziali (a livello porta).


5. Logiche dinamiche (a livello transistor).


6. Memorie RAM statiche e dinamiche (cella e sense amplifier a livello transistor, struttura ed organizzazione a livello di blocco).

Per le corrispondenze con i testi, vai alla sezione apposita.

Testi consigliati dal docente responsabile del corso:

• P. Spirito, Elettronica Digitale, seconda edizione (con CD-ROM), McGraw-Hill, 2002. ISBN 88 386 6046-8.


• P. U. Calzolari, G. Masetti, Elettronica dei sistemi digitali - raccolta dei lucidi - seconda parte, Consorzio NETTUNO, Pitagora Editrice, Bologna, 1997 - (Parte 6)


• Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nicolic, Digital Integrated Circuits, Prentice Hall

Dispense in formato PDF a supporto del corso realizzate da Ivan Blunno per l'a.a. 2004-2005:

• Transistori MOS ( 96 KB)


• Logica CMOS statica ( 72 KB)


• Interruttori digitali ( 77 KB)


• Logica CMOS dinamica ( 111 KB)


• Elementi di memoria ( 97 KB)


• Laboratorio PSPICE: Celle di memoria RAM ( 73 KB)

Videocorso utilizzato: Elettronica dei sistemi digitali

• Prof. Paolo Spirito, Università Federico II di Napoli


• Prof. Giulio Masetti, Università di Bologna


• Prof. Pier Ugo Calzolari, Università di Bologna

• [1.] Presentazione del corso: elettronica analogica e digitale; metodologia di progetto dei sistemi digitali; argomenti del corso; ausili didattici


• [2.] Porte logiche elementari: livelli logici; margini di rumore; tempi di propagazione; porte logiche NAND e NOR


• [3.] Tecnologie microelettroniche: processo fotolitografico; processi tecnologici per circuiti integrati; esempio di una struttura MOS; regole di progetto


• [4.] Porte logiche NMOS (parte 1): invertitore NMOS con carico resistivo; invertitori NMOS con carichi attivi; analisi statica


• [5.] Porte logiche NMOS (parte 2): analisi dinamica; tracciato dell'invertitore; progetto ad area minima


• [6.] Porte logiche NMOS (parte 3): tempi di propagazione; potenza dissipata; porte logiche NOR e NAND in tecnologia NMOS


• [7.] Porte logiche CMOS (parte 1): tecnologia CMOS; invertitori CMOS; caratteristica di trasferimento e margini di rumore, tracciato di invertitore CMOS; analisi del comportamento dinamico


• [8.] Porte logiche CMOS (parte 2): tempo di propagazione; potenza dissipata dinamica; porte NOR e NAND


• [9.] Esercitazioni su porte NMOS: analisi statica di invertitori NMOS; analisi dinamica di invertitori NMOS


• [10.] Esercitazioni su porte NMOS e CMOS: effetto della capacità di carico su porta NMOS; analisi statica di invertitore CMOS; analisi dinamica di invertitori CMOS


• [11.] Porte logiche bipolari (parte 1): esercitazione SPICE su invertitori CMOS in cascata; richiami sul transistore bipolare; caratteristica I-V del transistore bipolare; invertitore elementare RTL


• [12.] Porte logiche bipolari (parte 2): analisi statica dell'invertitore RTL; tempo di accumulo del transistore bipolare; dinamica dell'invertitore RTL


• [13.] Porte logiche TTL (parte 1): schema elementare di invertitore TTL; analisi della commutazione basso-alto in uscita; caratteristica di trasferimento dell'invertitore


• [14.] Porte logiche TTL (parte 2): caratteristiche di ingresso e di uscita; FAN OUT della porta; potenza dissipata statica; dinamica dell'invertitore; porte NAND TTL con transistore a multiemettitore


• [15.] Porte logiche TTL (parte 3): reti di PULL-UP e PULL-DOWN; porte logiche TTL Schottky; porte TTL-S ad alta velocità o a basso consumo


• [16.] Esercitazione SPICE su porte TTL: caratteristica di trasferimento di invertitori TTL; analisi dinamica di porte TTL; effetto della capacità di carico sul tempo di propagazione


• [17.] Porte logiche ECL (parte 1): invertitore elementare in logica non saturata; schema elettrico dell'invertitore ECL; analisi dei livelli logici


• [18.] Porte logiche ECL (parte 2): margini di rumore dell'invertitore ECL; effetti termici sui livelli logici e sui margini di rumore; potenza dissipata


• [19.] Porte logiche ECL (parte 3) e circuiti combinatori con porte standard: porte ECL 10k e 100k; confronto tra le famiglie logiche CMOS, TTL ed ECL; porte A-O-I; porte in logica cablata


• [20.] Connessione ed interfacciamento tra porte logiche: logica cablata "wired and" e "wired or"; porte "tri-state"; interfacciamento tra famiglie logiche differenti


• [21.] I circuiti CMOS complessi (parte 1)


• [22.] I circuiti CMOS complessi (parte 2)


• [23.] I circuiti CMOS dinamici (parte 1)


• [24.] I circuiti CMOS dinamici (parte 2)


• [25.] I circuiti CMOS dinamici (parte 3)


• [26.] I circuiti CMOS rigenerativi (parte 1)


• [27.] I circuiti CMOS rigenerativi (parte 2)


• [28.] I circuiti CMOS rigenerativi (parte 3)


• [29.] I circuiti CMOS rigenerativi (parte 4)


• [30.] I circuiti CMOS rigenerativi (parte 5)


• [31.] Circuiti buffer (parte 1)


• [32.] Circuiti buffer (parte 2)


• [33.] buffer CMOS


• [34.] buffer BiCMOS


• [35.] Circuiti BiCMOS - Memorie: introduzione


• [36.] RAM statiche


• [37.] RAM statiche "avanzate" - RAM dinamiche (parte 1)


• [38.] RAM dinamiche (parte 2)


• [39.] Memorie non volatili (parte 1)


• [40.] Memorie non volatili (parte 2) - Considerazioni finali

• Prova d'esame del 21 Novembre 2007 ( 41 KB)


• Prova d'esame del 22 Novembre 2006 ( 60 KB)


• Prova d'esame del 26 Settembre 2001 ( 194 KB)


• Prova d'esame del 11 Maggio 2001 ( 39 KB)

L'esame puó essere svolto secondo due modalitá differenti:

• Esonero: consiste in una prova scritta composta da una parte di teoria (su tutti
  gli argomenti delle cassette) e da una di progettazione, analoga alla domanda scritta della
  modalità standard;


• Modalità standard: consiste in una domanda scritta (esercizio), corretta
  all'inizio della prova orale, seguita da una o più domande orali di carattere maggiormente
  teorico.