- Conoscenza del concetto di collaudo.
- Conoscenza del concetto di affidabilità.
- Conoscenza delle principali tecniche per il collaudo di un circuito integrato.
- Conoscenza delle principali tecniche per il collaudo di un sistema embedded.
- Capacità di sviluppare il piano di test di un dispositivo digitale o sistema embedded
- Capacità di utilizzo dei principali strumenti per il collaudo di un sistema embedded: fault simulator, automatic test pattern generator, strumenti per l'inserimento di catene di scan.
- Conoscenza del concetto di Built-In Self-Test (BIST) e di Boundary Scan (BS)
- Capacità di sviluppo di moduli hardware dotati di caratteristiche BIST.

Introduzione al collaudo e all’affidabilità (1 credito)
Tecniche e strumenti per lo sviluppo di sequenze di collaudo per circuiti combinatori e sequenziali (1 credito)
Tecniche e strumenti per il collaudo di dispositivi specifici (Memorie, Processori) (1 credito)
Le tecniche di Design for Testability: scan, BIST, BS (2 crediti)
Cenni al progetto di sistemi fault tolerant (1 credito)

Durante il corso è previsto lo svolgimento di alcune esercitazioni di laboratorio, durante le quali gli studenti potranno mettere in pratica gli aspetti visti a lezione. Le esercitazioni in laboratorio comprenderanno l’uso di strumenti commerciali per la Fault Simulation, la Scan Insertion e la Automatic Test Pattern Generation.

L’esame si compone di una prova scritta della durata di circa 90 minuti in cui gli studenti devono rispondere ad alcune domande e risolvere alcuni esercizi.
Gli studenti potranno anche svolgere un lavoro pratico durante il corso, la cui valutazione potrà portare ad un incremento del voto di esame da 0 a 4 punti.