Il corso si focalizza sul progetto di architetture per la commutazione veloce a pacchetto, fornendo un approccio basato sia su metodologie teoriche che pratiche di sviluppo. I principali scenari di riferimento sono i router IP, gli switch Ethernet, le Network-on-Chip, i data center e i commutatori controllati dal paradigma SDN (Software Defined Networking). Al termine del corso, lo studente sarà in grado di progettare l’architettura di uno switch a pacchetto ad elevate prestazioni, di analizzare le sue prestazioni e realizzare parte di essa in hardware.

Il corso è finalizzato ad acquisire:
• Conoscenza dei principali blocchi costituenti un’architettura di commutazione a pacchetto ad elevate prestazioni
• Conoscenza dei metodi di valutazione della complessità e delle prestazioni di reti di interconnessione
• Abilità di progettare le reti di commutazione multistadio e auto-instradanti, e i corrispondenti algoritmi di instradamento
• Abilità di progettare la rete di interconnessione per grandi data center
• Conoscenza delle architetture di accodamento e degli algoritmi di trasferimento dei pacchetti
• Conoscenza di metodologie analitiche per la valutazione delle prestazioni
• Conoscenza di algoritmi e strutture dati per l’address lookup e la classificazione del traffico
• Conoscenza del paradigma di commutazione denominato Software Defined Networking (SDN)
• Conoscenza dei metodi di verifica funzionale tramite strumenti CAD
• Abilità di descrivere circuiti digitali tramite il linguaggio VHDL
• Conoscenza delle tecniche di implementazione su FPGA e/o circuiti integrati
• Abilità di valutare le prestazioni (velocità/area/potenza) tramite strumenti CAD
• Conoscenza dei componenti elettronici usati nelle architetture di commutazione a pacchetto per calcolo, lookup, e memorizzazione

- Calcolo della probabilità: variabile casuale, momenti di una variabile casuale, indipendenza statistica, processo di Bernoulli e di Poisson, distribuzioni discrete (geometrica, binomiale, Poisson).
- Nozioni di base sulla teoria dei grafi e sugli algoritmi di massimizzazione del flusso in grafi bipartiti
- Elementi di matematica discreta: equazioni ricorsive, numeri fattoriali e approssimazione di Stirling, coefficiente binomiale, notazione di Landau
- Elementi di teoria delle code: stabilità, coda M/G/1
- Nozioni elementari di reti di telecomunicazioni e calcolatori
- Indirizzamento IP e longest prefix matching
- Circuiti elettronici digitali di base
- Funzionamento e della struttura di base di un sistema di elaborazione
- Programmazione in linguaggi ad alto livello

Le lezioni sono divise in due parti, la prima sulla teoria delle architetture di commutazione a pacchetto (5 crediti) e la seconda sulla loro realizzazione in hardware (3 crediti).

Argomenti trattati nelle lezioni e relativo peso in crediti:
• Concetti generali: piano dati e piano di controllo (0.5cr)
• Architetture di commutazione multistadio (1.5cr)
• Commutatori con le code all’ingresso e algoritmi d trasferimento dei pacchetti (1.5cr)
• Commutatori con le code all’uscita e con le code sia all’ingresso che all’uscita (0.5cr)
• IP lookup e classificazione del traffico (0.5cr)
• Progettazione di un data center e il paradigma di commutazione SDN (0.5 cr)
• Modellazione di circuiti digitali mediante linguaggi di descrizione dell'hardware, descrizione di circuiti digitali combinatori e sequenziali (1cr)
• Tecniche di realizzazione di blocchi comunemente usati nelle architetture a commutazione di pacchetto: serializzatori, deserializzatori, code, macchine a stati finiti, arbitri, matrici di commutazione (1cr)
• Struttura di circuiti logici programmabili (FPGA e PLD), circuiti integrati per applicazioni specifiche ASIC), network-processor, blocchi di memoria RAM/CAM (1cr)

Il corso comprende lezioni e esercitazioni in aula, ed esercitazioni in laboratorio. Le esercitazioni di laboratorio riguardano lo sviluppo, la sintesi e la realizzazione di sistemi digitali descritti mediante il linguaggio VHDL.

Il materiale didattico (dispense) sarà fornito dai docenti e messo a disposizione sul sito web del portale della didattica.
I seguenti libri non sono richiesti ma posso risultare utili come riferimento:
• Joseph Y.Hui, "Switching and traffic theory for integrated broadband networks", Kluwer, Boston, 1990 (chapters: 2.5, 2.6, 3, 5.4, 5.5)
• Achille Pattavina, "Reti di telecomunicazione", I Ed., Mc Graw Hill (chapter: 6)
• Achille Pattavina, "Switching theory : architectures and performance in broadband ATM networks", John Wiley & Sons, 1998
• H.J. Chao, C.H. Lam, E. Oki, "Broadband packet switching technologies", New York, Wiley, 2001
• W.J.Dally, B.Towles, "Principles and practice of interconnection networks", Elsevier, Morgan Kaufman, 2004
• G. Varghese, "Network algorithmics", Elsevier, Morgan Kaufmann, 2005

L’esame finale è scritto e copre tutti gli argomenti trattati a lezione. È diviso in due parti:
• una parte (70 minuti) sulla teoria delle architetture di commutazione a pacchetto;
• una parte (60 minuti) sulla realizzazione in hardware delle architetture di commutazione a pacchetto.
Il voto finale verrà ottenuto come media delle due valutazioni, pesata con il numero di crediti corrispondenti a ciascuna parte.