Il corso e' erogato in lingua Inglese.


Insegnamento a scelta per la laurea magistrale in Ingegneria Elettronica e congiuntamente per la laurea magistrale in Ingegneria Informatica. E' collocato al secondo periodo didattico del primo anno accademico. Il modulo intende analizzare le metodologie progettuali di sistemi microelettronici complessi basati su dispositivi MOS su tecnologie avanzate, considerando le criticita' e i vincoli legati ai blocchi architetturali e microarchitetturali e addentrandosi negli specifici aspetti di tipo tecnologico che caratterizzano la progettazione di strutture basate su dispositivi e interconnessioni che rappresentano lo stato dell'arte dell'elettronica digitale. Le problematiche analizzate saranno applicate ad alcuni casi di studio nei laboratori attraverso l'utilizzo degli opportuni strumenti CAD di ausilio al progetto quali simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico.

- Conoscenze delle topologie MOS e della tecnologia su cui pone le radici, delle celle digitali basate su di essi e delle loro descrizioni a diversi livelli di astrazione e delle loro caratteristiche prestazionali (librerie di celle)
- Conoscenze delle caratteristiche delle interconnessioni di segnale e alimentazione nei circuiti integrati e delle problematiche progettuali ad esse legate
- Saper progettare strutture microachitetturali base di un sistema digitale integrato per l'elaborazione del segnale, quali blocchi aritmetici elementari, di controllo hardwired a microprogrammato e sistemi di memoria
- Conoscenza delle diverse tecniche di descrizione, simulazione e progetto a livello circuitale/architetturale/sistema finalizzate all'ottimizzazione delle prestazioni (area, frequenza, throughput, consumo)
- Abilita' nell'uso di strumenti CAD di aiuto alla progettazione dei circuiti integrati su tecnologie scalate: simulatori HDL, sintetizzatori, place&router, layout editor, simulatori a livello fisico
- Capacita' di analizzare le specifiche e i vincoli nel progetto di sistemi digitali complessi e le scelte algoritmiche
- Abilita' nella valutazione della complessita' computazionale, della banda di intereconnessione e sul dimensionamento numerico(rappresentazione dei dati/numero di bit) delle strutture di elaborazione complesse
- Conoscenze sulla derivazione architetturale, sull'allocazione delle risorse e lo scheduling.
- Capacita' di realizzare di sistemi a diversi regimi di clock, con tutte le tematiche relative alla sincronizzazione e interfacciamento tra di essi.
- Conoscenze sulla derivazione del controllo nelle sue varie forme e peculiarita', a partire dalle strutture hardwired fino ai sistemi di controllo microprogrammati.
- Abilita' di derivazione dell'unita' di esecuzione e del dimensionamento delle strutture interne in termini di potenza di calcolo, banda di i/o e concorrenza interna.
- Conoscenze sulle strutture base dell'elaborazione parallela integrata, con particolare enfasi alle strutture regolari di processing-element.

Elettronica digitale di base, al livello corrispondente al termine del primo corso obbligatorio di Elettronica Digitale o di Elettronica for Embedded systems nel corso di laurea magistrale. Devono essere noti la fisica dei semiconduttori e i modelli elementari del transistore MOS, il linguaggio di descrizione dell'hardware (VHDL/VERILOG), le architetture di elaborazione complesse di microprocessori/DSP/microcontrollori.

. Casi di studio di architetture complesse come esempi di sistema microelettronico: struttura multithreading (T2 Ultrasparc), struttura CISC/RISC (Pentium 4), struttura per sistemi embedded (ARM 11). (0,5 CFU)

. Casi si studio di microarchitettura interna a ciascuno dei sosttositemi indicati (sommatore P4, moltiplicatore e logic blocks T2, divisore ARM, register file con windowing technique e multithreading T2). Sitemi di controllo a FSM, Hardwired e microprogrammato. (1,2 CFU)

. Celle digitali in tecnologia MOS combinatore e sequenziali per differenti topologie (CMOS, domino, DCVSL, transmission gate, C2MOS, TSPC) analizzate dal punto di vista delle loro figure di merito utilizzate in infase di progettazione di un circuito integrato (funzione, area, tempistiche, potenza): livelli di astrazione per una libreria di celle(funzionale alla simulazione di basso livello, funzionale al physical design, funzionale alla sintesi e alla simulazione di alto livello) (1,5 CFU)

. Descrizione delle interconnessioni, dei parametri parassiti; criteri di modellazione e progettazione; Temporizzazione e regimi di clock; descrizione delle fasi di realizzazione tecnologica.(1 CFU)

.Progetto top-down di sistemi microelettronici basati sui blocchi precedentemente descritti: cenni alle soluzioni architetturali e topologiche per l'ottimizzazione delle prestazioni, tecniche di sintesi, physical design e verifica post-layout.
(1,8 CFU)

Data la natura fortemente applicativa dell'insegnamento sono previste esercitazioni sperimentali in laboratorio di progetto di circuiti digitali complessi mediante l'ausilio di strumenti CAD.
Le esercitazioni sperimentali prevedono la progettazione di blocchi base definiti a partire da celle elementari e l'analisi delle loro prestazioni tramite simulatori circuitali. Prevedono poi la descrizione di architetture piu' complesse attraverso linguaggio VHDL, la loro simulazione e sintesi basata su librerie di celle elementari su tecnologie scalate, e la progettazione del layout attraverso i sistemi CAD di place & route complensiva della verifica delle prestazioni e tolleranza alle condizioni operative e di processo.
Il numero di esercitazioni previste e' 6 e sono condotte in laboratorio da un gruppo di 2 studenti.
Ogni laboratorio richiede la redazione di una relazione che concorrera' al conseguimento del voto finale. Il tema trattato in laboratorio puo' essere completato autonomamente e consegnato entro 3 settimane dalla data del laboratorio stesso. Per ogni laboratorio lo studente riceve una valutazione e una indicazione delle principali criticita' riscontrate a valle della valutazione.

Sono disponibili le dispense dettagliate degli argomenti trattati a lezione e i manuali delle esercitazioni di laboratorio. I testi indicati come riferimento sono:
1) M. Rabaey, Anantha Chandrakasan, and Borivoje Nikolic´: Digital Integrated CircuitsSecond Edition, Prentice-Hall,
2) N.Weste D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, Addison-Wesley
3) J.hennessy, d.Patterson, Computer Architecture: a Quantitative Approach, Addison-Wesley
Sono inoltre suggerite una serie di letture nella forma di articoli su rivista che trattano alcuni degli argomenti trattati.
Il materiale e' disponibile sul portale della didattica del Politecnico di Torino.

L'esame consiste in tre parti: una E1: prova orale, E2: l'esecuzione delle esercitazioni di laboratorio, E3 un progetto finale.

E1: La prova orale e' relativa all'intero programma trattatoe riguarda tutti gli argomenti trattati a lezione e nei laboratori.
E2: Gli esercizi di laboratorio vengono consegnati e valutati in termini di completezza, correttezza, accuratezza e rispetto delle scadenze.
E3: Il progetto verte sullo sviluppo di una architettura come caso di studio, alla sua simulazione e alla successiva progettazione top-down e ottimizzazione delle problematiche intrinseche ad un sistema di complessita' architetturale medio-alta realizzato tramite una tecnologia fortemente scalata. Il progetto deve essere completato entro l'inizio dell'anno accademico successivo.

Lo studente puo' effettuare 1 scelta tra tre possibili combinazioni:

Scelta 1: l'esame puo' essere completato con parte E1 (con peso 60%) e parte E2 (con peso 40%), ma la valutazione complessiva verra' saturata ad un massimo di 26/30.

Scelta 2: l'esame puo' essere completato con parte E1 (con peso 45%) parte E2 (con peso 15%) e parte E3 (con peso 40%) ove il progetto (parte E3) sia sviluppato in una sua versione semplice e basata su molti degli elementi gia' sviluppati in laboratorio. La valutazione complessiva verra' saturata ad un massimo di 28/30.

Scelta 3: l'esame puo' essere completato con parte E1 (con peso 45%) parte E2 (con peso 15%) e parte E3 (con peso 40%) ove il progetto (parte E3) sia sviluppato in una sua versione evoluta e arricchita di elementi innovativi e complessi. La valutazione complessiva verra' saturata ad un massimo di 30/30 e lode.