Caricamento in corso...
Microelettronica digitale
01NVLOQ
A.A. 2020/21
Lingua dell'insegnamento
Italiano
Corsi di studio
Corso di Laurea Magistrale in Ingegneria Elettronica (Electronic Engineering) - Torino
Organizzazione dell'insegnamento
| Didattica | Ore |
|---|---|
| Lezioni | 36 |
| Esercitazioni in aula | 3 |
| Esercitazioni in laboratorio | 21 |
Docenti
| Docente | Qualifica | Settore | h.Lez | h.Es | h.Lab | h.Tut | Anni incarico |
|---|---|---|---|---|---|---|---|
| Casu Mario Roberto | Professore Associato | IINF-01/A | 21 | 3 | 21 | 0 | 8 |
Collaboratori
Didattica
| SSD | CFU | Attivita' formative | Ambiti disciplinari | ING-INF/01 | 6 | D - A scelta dello studente | A scelta dello studente |
|---|
2020/21
L'insegnamento si propone di fornire le basi per la progettazione di sistemi microelettronici digitali, dal dispositivo elementare fino al blocco funzionale di media complessità, analizzando le tematiche ed i problemi delle varie fasi di progetto e sviluppo di un circuito integrato digitale e gli strumenti CAD di ausilio al progetto stesso.
The course is taught in Italian.
The course goal is to provide the basic knowledge for the design of microelectronic digital systems ranging from the elementary devices to the functional blocks of average complexity. It will analyze the main issues and problems related to the different phases of the design and development of a digital integrated circuit together the main CAD tools.
• Conoscenza del comportamento del dispositivo MOS in presenza degli effetti di canale corto e di saturazione di velocità.
• Capacità di derivare un modello semplificato del dispositivo in regime di commutazione a partire da simulazioni o misure.
• Conoscenza delle caratteristiche statiche, dinamiche e di potenza dell’invertitore logico. Capacità di determinare tali caratteristiche a partire da modelli semplificati dei dispositivi.
• Conoscenza degli strumenti di descrizione di un circuito a livello schematico e della caratteristiche degli strumenti di simulazione. Capacità di utilizzare strumenti commerciali per descrivere a simulare a livello elettrico semplici circuiti digitali.
• Conoscenza dei processi di base CMOS bulk ed SOI e degli strumenti di descrizione a livello di layout. Maschere e regole di progetto. Capacità di realizzare layout di semplici circuiti, di verificarli a livello di regole di progetto e a livello di confronto con la descrizione schematica.
• Conoscenza delle strutture logiche CMOS complementari, pseudo nMOS, a transmission gate e dinamiche.
• Capacità di progettare il modello schematico di porte elementari e di valutare il loro ritardo a partire dalla descrizione funzionale.
• Conoscenza delle metodologie elementari di dimensionamento delle porte logiche in un circuito complesso per l’ottimizzazione dei ritardi. Capacità di applicare tali metodologie per l’ottimizzazione di un singolo cammino critico di circuiti reali.
• Conoscenza dei moduli di memorie elementari e delle strutture di memoria organizzate. Capacità di analizzare e simulare il comportamento di una memoria RAM statica.
• Conoscenza dei passi principali del flusso di progetto dal livello di trasferimento tra registri (RTL) a maschere di fabbricazione, e della funzionalità degli strumenti CAD da esso utilizzati.
• Knowledge of the behaviour of the MOS device considering also short channel and velocity saturation effects.
• Ability to derive a simplified model of the MOS device for digital applications from simulation or measurement data
• Knowledge of the static, dynamic and power characteristics parameters of the logical inverter. Ability to determine them from simplified models of the devices.
• Knowledge of the tools for describing logical circuits at the schematic level and of the tools for electrical simulation.
• Knowledge of the basic CMOS bulk and SOI fabrication processes and of the tool for a description of a circuit at the layout level. Masks and design rules. Ability to describe simple gates at the layout level, to verify them and to cross check them towards their schematic description.
• Knowledge of complementary CMOS, pseudo nMOS, transmission gate based and dynamic logic structures.
• Ability to design, from the functional description, the schematic description of simple complementary gates and to evaluate their dynamic parameters.
• Knowledge of the basic methodology for sizing the gates of a complex circuit for delay optimization. Ability to apply these techniques for the optimization of a single critical path
• Knowledge of elementary memory cells and of complex memory structures. Ability to analyze and simulate the behaviour of a static RAM memory.
• Basic knowledge of the design flow from Register Transfer Level to design masks, and of the main EDA tools it uses.
Conoscenza dei modelli elementari per ampio segnale e piccolo segnale di diodi e transistori MOS e BJT. Capacità di utilizzarli per l’analisi di circuiti con singolo dispositivo.
Conoscenza del comportamento elettrico in regime transitorio di reti RC.
Conoscenza delle porte logiche elementari, dei parametri elettrici fondamentali, dell’algebra di Boole e delle metodologie di progettazione logica di base (mappe di Karnaugh, Macchine a Stati Finiti).
Knowledge of the elementary large signal and small signal models of MOS and BJT transistors, Ability to use them for analyzing circuits with a single active device.
Knowledge of the transient electrical behaviour of RC networks.
Knowledge of the elementary logic functions, of Boolean algebra and of basic design techniques for logic circuits (Karnaugh maps and Finite State Machines).
• Modelli di dispositivi per applicazioni digitali 4h
• Processi di fabbricazione e interfacce con progetto layout e logico 4h
• Invertitore logico 6h
• Logica statica e dimensionamento multistadio 8h
• Ottimizzazione dei ritardi 6h
• Logiche a transmission gate e dinamiche 3h
• Interconnessioni e packaging 4h
• Latch e registri statici e dinamici 3h
• Strutture di memoria ROM e RAM 6h
• Alimentazione, clock e I/O 3h
• Strumenti CAD di sintesi, piazzamento e interconnessione 13h
• Digital transistor models 4h
• Fabrication process and its interface with layout and logic design 4h
• Inverter circuit 6h
• Static logic and multi-stage sizing 8h
• Delay optimization 6h
• Transmission gate and dynamic logic 3h
• Interconnect and packaging 4h
• Static and dynamic latches and registers 3h
• ROM and RAM structures 6h
• Power supply distribution, clock distribution, and I/O 3h
• EDA tools for synthesis, placement and routing 13h
Le esercitazioni in aula riguardano esempi di utilizzo dei concetti spiegati a lezione, e prevedono semplici esercizi da risolvere individualmente, poi discussi alla lavagna con il docente.
Le esercitazioni in laboratorio (tipicamente 5 o 6) richiedono l’uso di workstation e CAD dedicato per il progetto a livello schematico e di layout di semplici blocchi di circuiti integrati in tecnologia CMOS. Le esercitazioni saranno svolte a gruppi di 2-3 persone.
Le esercitazioni di laboratorio possono essere svolte sia in presenza sia in remoto, collegandosi via internet ad appositi server su cui sono eseguiti i programmi CAD.
Classroom exercises exemplify concepts described during lessons and include simple numerical exercises to be solved and discussed with the instructor.
Labs (typically 5 or 6) require the use of workstations and EDA tools to perform simple examples of schematic design and layout of circuits using CMOS technology. They are organized in groups of 2-3 people each.
Labs can be done both in presence or remotely, by connecting through internet to proper servers where CAD programs are executed.
Oltre ai lucidi delle lezioni, disponibili sul Portale della Didattica i testi di riferimento del corso sono "CMOS VLSI Design" (4a edizione), di N. H. E. Weste e D. M. Harris, Addison-Wesley, 2011, e "Digital Integrated Circuits" (2° edizione), di J. Rabaey. A. Chandrakasan, B. Nikolic, Prentice Hall Ed., 2003.
Apart from the slides used in class, available on “Portale della Didattica”, the reference text books are "CMOS VLSI Design" (4th edition), by N. H. E. Weste e D. M. Harris, Addison-Wesley, 2011, and “Digital Integrated Circuits” (2° edition), by J. Rabaey. A. Chandrakasan, B. Nikolic, Prentice Hall Ed., 2003.
Modalità di esame: Prova orale facoltativa; Prova scritta tramite PC con l'utilizzo della piattaforma di ateneo;
L’esame finale comprende una prova scritta ed un orale facoltativo.
Lo scritto comprende sia esercizi numerici sia domande a scelta multipla sugli argomenti principali del corso e dura 2 ore. Non è permesso usare libri o appunti. Il punteggio massimo è 30 e lode.
L’orale può essere richiesto dallo studente dopo aver esaminato la prova scritta, dura 15-20 minuti, e riguarda tutti gli argomenti trattati nelle lezioni. Il voto dell'orale in trentesimi viene mediato con il voto dello scritto.
E' possibile anche ottenere 2 punti in più dal laboratorio (modalità specificate all'inizio del periodo didattico, ad es. progetto individuale o di gruppo, relazioni di laboratorio, ecc.).
L'esame può essere svolto con le medesime modalità di cui sopra sia in presenza sia tramite connessione remota, a seconda delle normative governative, regionali e rettorali in vigore.
Exam: Optional oral exam; Computer-based written test using the PoliTo platform;
The final exam is composed of a written and an optional oral part.
The written test includes both numerical exercises and multiple choice questions, about the main topics of the course, and lasts 2 hours. Neither books nor notes can be used. The maximum score is 30 cum laude.
The oral can be requested by the student after seeing the graded written test, lasts for 15-20 minutes, and covers the entire course. The score of the oral is averaged with the written score.
It is possible to add up to 2 points with the laboratory (the details are given at the beginning of the semester, e.g. individual or group project, lab reports, etc.).
The exam can be carried out in the same manner as above both in presence and via remote connection, according to the government, regional and rectoral regulations in force.
Modalità di esame: Prova scritta (in aula); Prova orale facoltativa; Prova scritta tramite PC con l'utilizzo della piattaforma di ateneo;
L’esame finale comprende una prova scritta ed un orale facoltativo.
Lo scritto comprende sia esercizi numerici sia domande a scelta multipla sugli argomenti principali del corso e dura 2 ore. Non è permesso usare libri o appunti. Il punteggio massimo è 30 e lode.
L’orale può essere richiesto dallo studente dopo aver esaminato la prova scritta, dura 15-20 minuti, e riguarda tutti gli argomenti trattati nelle lezioni. Il voto dell'orale in trentesimi viene mediato con il voto dello scritto.
E' possibile anche ottenere 2 punti in più dal laboratorio (modalità specificate all'inizio del periodo didattico, ad es. progetto individuale o di gruppo, relazioni di laboratorio, ecc.).
L'esame può essere svolto con le medesime modalità di cui sopra sia in presenza sia tramite connessione remota, a seconda delle normative governative, regionali e rettorali in vigore.
Exam: Written test; Optional oral exam; Computer-based written test using the PoliTo platform;
The final exam is composed of a written and an optional oral part.
The written test includes both numerical exercises and multiple choice questions, about the main topics of the course, and lasts 2 hours. Neither books nor notes can be used. The maximum score is 30 cum laude.
The oral can be requested by the student after seeing the graded written test, lasts for 15-20 minutes, and covers the entire course. The score of the oral is averaged with the written score.
It is possible to add up to 2 points with the laboratory (the details are given at the beginning of the semester, e.g. individual or group project, lab reports, etc.).
The exam can be carried out in the same manner as above both in presence and via remote connection, according to the government, regional and rectoral regulations in force.