Il corso e' tenuto in italiano. Insegnamento obbligatorio (in alternativa a Digital Electronics) per la laurea magistrale in Ingegneria Elettronica, collocato al primo periodo didattico del I anno. Questo corso pone l'accento sull'analisi delle architetture dedicate all'elaborazione sia dal punto di vista delle metodologie di derivazione sistemistica sia di integrabilità nelle varie piattaforme. In particolare saranno affrontate le tematiche relative a sistemi integrati di elaborazione ad elevate prestazioni/parallelismo nell'ottica di fornire le conoscenze sistemistiche necessarie al fine di permettere un approfondimento nei corsi opzionali di indirizzo successivi. Queste conoscenze verranno integrate dal completamento dell'analisi delle metodologie di progetto digitale, analizzando sistemi composti da microcontrollori/microprocessori, logiche programmabili, memorie, e interfacce col mondo esterno, ponendo particolare enfasi non tanto sul singolo componente ma sul "sistema": come collegare, interfacciare, programmare e gestire i vari blocchi, e sul 'flusso di progetto¿: quali strumenti e quali metodologie utilizzare. Verranno infine affrontati i problemi legati alle interconnessioni (soprattutto dal punto di vista metodologico), interfaccia tra microprocessori, memorie, logica (con FPGA), I/O, etc...

- Conoscenza della struttura di un sistema di elaborazione generico e di processing element standard (microprocessori, microcontrollori,DSP): CPU, memoria, I/O, rete di interconnessione, alimentazione e temporizzazione. Conoscenza della struttura interna di microprocessori dedicati: DSP, coprocessori, DMA, microprocessori riconfigurabili - Conoscenza e capacita' di progetto di architetture di memorie complesse e eterogenee (Main memory, cache,virtualizzazione della memoria) - Capacita' di analizzare e utilizzare le principali periferiche dei PE: I/O digitale, strategie di buffering, sistemi di temporizzazione, sistemi di comunicazione sincrona/asincrona Capacita' di progettare sistemi basati su PLD ad alte prestazioni acquisendo competenze sull'architettura interna, sul flusso di progetto ottimizzato (potenza, area, velocità). - Valutazione quantitativa degli effetti legati alle interconnessione a livello fisico e logico: tecnologie, linee di trasmissione, diafonia, cenni di compatibilità elettromagnetica, interfacciamento in sistemi multitensione - Capacita' di valutazione e progetto delle architetture di interconnessione a livello logico - Conoscenza delle problematiche relative alla distribuzione dell'alimentazione ed al monitoraggio della stessa - Abilita' nella gestione e nel progetto delle tecniche di generazione e distribuzione del clock: oscillatori, PLL/DLL/FLL, parametri caratteristici - Abilita- nella gestione delle specifiche e dei vincoli nel progetto di sistemi digitali complessi nonche' sulle scelte algoritmiche (basate sulla complessita' computazionale, la banda di interconnessione e la rappresentazione dei dati/numero di bit) - Capacita' di analisi e di progetto di sistemi a diversi regimi di clock - Abilita' nel progetto del controllo nei sistemi digitali complessi - Conoscenze sulla derivazione dell'unita' di esecuzione sia nelle forme sequenziali che parallele

Sono necessarie conoscenze di base dell'Elettronica Digitale acquisite nell'ambito della laurea triennale. In particolare sono fondamentali i seguenti concetti: Porte logiche elementari sia a livello combinatorio che sequenziale; concetto di Macchine a Stati Finiti semplici e complesse (Algorithmic State Machine); Circuiti aritmetici, Memorie (struttura e architettura), Architettura di base degli elaboratori e tecniche di programmazione in assembler e C, Linguaggi di descrizione dell'hardware (VHDL), FPGA.

- Sistemi a microprocessore/microcontrollore/DSP (2 CFU) Struttura di un sistema di elaborazione Processori di uso generale DSP, Co-processori, DMA, Processori riconfigurabili Memorie Dispositivi di I/O - Dispositivi Programmabili (1,5 CFU) Architettura interna Flusso di progetto Ottimizzazione per consumo, area, velocità - Interfacciamento PE/memorie/IO (1,5 CFU) Topologie di interconnessione: Bus, crossbar, etc. Indirizzamento Tecniche di gestione degli errori Esempi di standard ad alto livello - Interconnessioni e integrità dei segnali (2 CFU) Linee di trasmissione Distribuzione dell'alimentazione e dei segnali di temporizzazione Cenni di compatibilità elettromagnetica Interfacciamento in sistemi multi-voltage - Sistemi di elaborazione integrati: derivazione algoritmico/architetturale; elaborazione sequenziale e parallela(1 CFU) Analisi specifiche e vincoli di progetto Flusso di progetto architetturale e mapping tecnologico Analisi dello spazio delle soluzioni e scelta della soluzione ottimale (parallela o sequenziale) - Sistemi di elaborazione integrati: temporizzazione e regimi di clock (1 CFU) Analisi della temporizzazione nei sistemi digitali complessi (memorizzazione dei dati nei flip flop e nei latch) Sistemi di temporizzazione multi-regime: generazione dei clock e sincronizzazione dei dati e dei controlli - Sistemi di elaborazione integrati: unita' di controllo e di esecuzione (1 CFU) Tecniche di sintesi di Macchine a stati complesse e estione dello start-up, del funzionamento corretto e del power-off Sistemi di controllo hardwired e micro programmato Unita' di esecuzione: definizione dei blocchi e spazio delle soluzioni dal punto di vista delle interconnessioni e della capacita' computazionale.

Le esercitazioni in aula riguardano piccoli progetti, relativi a quanto trattato nelle lezioni immediatamente precedenti. E' richiesto l'uso di calcolatrici scientifiche (personali). Le esercitazioni sperimentali di laboratorio comprendono lo sviluppo, la sintesi e la realizzazione di progetti digitali descritti mediante il linguaggio VHDL, nonche' relativi all'uso di microcontrollori, eventualmente integrati all'interno di logiche programmabili. Per l'esecuzione delle esercitazioni sperimentali sono disponibili delle schede basate su FPGA e microcontrollori su cui lo studente realizzerà e proverà i circuiti progettati. Il numero di esercitazioni previste e' 7 o 8 e sono condotte in laboratorio da gruppi di 3-4 studenti. Il lavoro prevede la realizzazione di homework propedeutici al laboratorio stesso durante i quali gli studenti prepareranno il progetto richiesto di volta in volta per poi verificarlo durante le sessioni di laboratorio. Ogni laboratorio richiede la redazione di una relazione che concorrerà al conseguimento del voto finale.

I testi che coprono buona parte degli argomenti del corso sono: F.Vahid, T. Givargis, "Embedded System Design: A Unified Hardware/Software Introduction", John Wiley and Sons W. Dally, J. Poulton, " Digital Systems Engineering", Cambridge University Press. Sono disponibili copie dei lucidi utilizzati nelle lezioni, e i manuali per le esercitazioni di laboratorio, corredati delle caratteristiche dei componenti utilizzati. Tutto il materiale didattico e' scaricabile attraverso il portale della didattica.

Modalità di esame: Prova orale obbligatoria; Elaborato progettuale in gruppo;

Exam: Compulsory oral exam; Group project;

... L'esame consiste in una prova orale divisa in due parti. Ciascuna parte ha una durata di 15-20 minuti e riguarda tutti gli argomenti trattati a lezione, nei laboratori e nei lavori assegnati, comprese le relazioni svolte. Il voto finale e' una media pesata della valutazione dei due orali. Il candidato deve essere sufficiente in ambedue le parti. L'ammissione alla prova orale e' condizionata dall'avvenuta consegna delle relazioni di laboratorio, svolte in gruppo, che deve avvenire almeno sette giorni prima dell'appello. La valutazione delle relazioni si basera' sulla corretta applicazione della metodologia di progetto presentata in aula, e sulla chiarezza di esposizione di quanto elaborato dai candidati.

Gli studenti e le studentesse con disabilità o con Disturbi Specifici di Apprendimento (DSA), oltre alla segnalazione tramite procedura informatizzata, sono invitati a comunicare anche direttamente al/la docente titolare dell'insegnamento, con un preavviso non inferiore ad una settimana dall'avvio della sessione d'esame, gli strumenti compensativi concordati con l'Unità Special Needs, al fine di permettere al/la docente la declinazione più idonea in riferimento alla specifica tipologia di esame.