PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

Elenco notifiche



Sistemi elettronici a basso consumo

01NOHOQ

A.A. 2024/25

Lingua dell'insegnamento

Italiano

Corsi di studio

Corso di Laurea Magistrale in Ingegneria Elettronica (Electronic Engineering) - Torino

Organizzazione dell'insegnamento
Didattica Ore
Lezioni 30
Esercitazioni in aula 9
Esercitazioni in laboratorio 21
Tutoraggio 20
Docenti
Docente Qualifica Settore h.Lez h.Es h.Lab h.Tut Anni incarico
Zamboni Maurizio Professore Ordinario IINF-01/A 30 9 0 0 15
Collaboratori
Espandi

Didattica
SSD CFU Attivita' formative Ambiti disciplinari
ING-INF/01 6 C - Affini o integrative Attività formative affini o integrative
2023/24
Insegnamento a scelta per la laurea magistrale in Ingegneria Elettronica, collocato al secondo periodo didattico del anno accademico; il corso puo' essere inserito sia al primo che al secondo anno di frequenza. Il modulo vertera' sulle tecniche di progetto di sistemi elettronici in cui la limitazione del consumo di potenza rappresenta un vincolo fondamentale. Saranno affrontati i metodi di riduzione del consumo dei circuiti a differenti livelli di astrazione, partendo dagli aspetti tecnologici fino a quelli che interessano l'architettura di sistema. Le differenti tecniche saranno applicate ad alcuni casi di studio che saranno trattati nelle esercitazioni e nei laboratori, dove verranno illustrati i principali strumenti CAD di aiuto al progetto.
The course is taught in Italian. The course is an elective course in the MSc-level programme in Electronic Engineering, offered in the second teaching period; it can be attended both in the first and second year of attendance, according to the student's curriculum. It is focussed on the design techniques of complex electronic systems where power and energy saving play a crucial role. Power saving methodologies will be studied at different abstraction levels, starting from technological aspects up to system architecture and software. Lab sessions will develop some cases of study where the techniques and the design methodologies will be considered and used.
- Conoscenze delle diverse cause di consumo di potenza nei circuiti elettronici e il loro peso nel budget di energia disponibile - Conoscenze delle diverse tecniche di stima della potenza e dei principali strumenti di valutazione. - Conoscenza delle diverse tecniche di progetto a livello circuitale/architetturale/sistema finalizzate alla riduzione dei consumi - Conoscenza degli strumenti CAD di aiuto alla progettazione a basso consumo dei circuiti elettronici
- Knowledge of power consumtion causes in electronic systems and their weigth in the energy budget - Knowledge of the power evaluation techniques and use - Ability in the design of low power systems using circuit/architecture/system techniques - Knowledge in the design of CAD tools to aid low power design
Elettronica digitale di base, al livello corrispondente al termine del primo corso obbligatorio di Elettronica Digitale nel corso di laurea magistrale. In particolare devono essere noti i circuiti digitali combinatori e sequenziali e relative tecniche di sintesi, le architetture di elaborazione complesse, comprese le memorie e le interconnessioni, il linguaggio di descrizione dell'hardware VHDL, il modello di programmazione di microprocessori/DSP/microcontrollori
- Basics of Digital Electronics (basic gates, combinatorial and sequential logic, FSM, Algorithmic State Machines, arithmetic circuits, memories, computer architectures, FPGAs) - Basics of languages for HDL (VHDL)
- Introduzione alle problematiche dei sistemi a basso consumo (motivazioni, evoluzione tecnologica, applicazioni, sistemi wireless) (0,5 CFU) - Cause di consumo nelle principali tecnologie di circuiti elettronici (potenza statica, dinamica) ed evoluzione con la riduzione delle dimensioni dei componenti e delle tensioni di alimentazione. (1 CFU) - Tecniche di progetto a basso consumo a livello logico e circuitale (circuiti combinatori, sequenziali, memorie, interconnessioni, temporizzazioni, distribuzione del clock e della potenza). Metodi e strumenti di ottimizzazione del progetto. (1,5 CFU) - Progetto a livello register-transfer-level: riduzione dei glitch, condivisione delle risorse, sistemi di temporizzazione. (1 CFU) - Progetto a livello comportamentale e di sistema: architetture a basso consumo, pipelining, retiming. (1 CFU) - Tecniche di valutazione e riduzione del consumo del software. (0,5 CFU) - Algoritmi e strumenti CAD per l'analisi del consumo di potenza e per l'ottimizzazione della sintesi (0,2 CFU) - Progetto integrato basato sull'Unified Power Format (0,3 CFU)
- Introduction to low power design (0,5 CFU) - Main power consumption causes in electronic systems and evolution with device shrinking and supply reduction (1 CFU) - Low power design techniques at logic and circuit level (combinatorial and sequential circuits, memories, interconnections, timing, clock delivery). Optimisation techniques (1,5 CFU) - Register-transfer-level optimisation techniques; glitch reduction; resource sharing, timing regimes (1 CFU) - Behavioural and system low-power design: pipelining and retiming; filter unrolling; (1 CFU) - Software power consumption: power reduction techniques (0,5 CFU) - CAD tools for power evaluation and synthesis optimisation (0,2 CFU) - Universal Power Format (UPF) strategy and Design (0,3 CFU)
Data la natura fortemente applicativa dell'insegnamento sono previste esercitazioni sperimentali in laboratorio di progetto di circuiti digitali complessi mediante l'ausilio di strumenti CAD. Le esercitazioni sperimentali comprendono lo sviluppo, la sintesi e la realizzazione di progetti digitali descritti mediante il linguaggio VHDL con l'obiettivo di mettere a fuoco le tecniche di riduzione dei consumi illustrate via via a lezione. Il numero di esercitazioni previste e' 7 o 8 e sono condotte in laboratorio da gruppi di 3-4 studenti. Ogni laboratorio richiede la redazione di una relazione che concorrera' al conseguimento del voto finale.
Practice classes will focus on basic low-power techniques. Lab sessions consist in the development, the synthesis and the implementation of digital systems, described via VHDL language, with the aim of reducing power consumption. 7 or 8 lab sessions will be provided by groups of 2 or 3 students. Homeworks are required to prepare the lab sessions. A report is required for the lab sessions and will be considered in the final grade.
Il testo di riferimento che copre una buona parte del corso e': "Low- power CMOS VLSI circuit design", Kaushik Roy, Sharat Prasad, John Wiley and Sons Sono disponibili copie dei lucidi utilizzati nelle lezioni e i manuali per le esercitazioni di laboratorio. Tutto il materiale didattico e' scaricabile attraverso il portale della didattica sul quale saranno anche inserite dispense e materiale aggiuntivo per un proficuo approfondimento dei temi trattati nell'ambito delle lezioni.
The learning material used for the lessons is made available through the course website. Notes provided by the professor. Reference books: "Low- power CMOS VLSI circuit design", Kaushik Roy, Sharat Prasad, John Wiley and Sons
Slides; Dispense; Esercitazioni di laboratorio; Video lezioni tratte da anni precedenti;
Lecture slides; Lecture notes; Lab exercises; Video lectures (previous years);
Modalità di esame: Prova orale obbligatoria; Elaborato scritto prodotto in gruppo;
Exam: Compulsory oral exam; Group essay;
... L'esame consiste in una una prova orale (con voto in trentesimi) relativa alla verifica delle metodologie di riduzione dei consumi. L'orale ha una durata di 30-40 minuti e riguarda tutti gli argomenti trattati a lezione e nei laboratori. L'obiettivo dell'orale e' accertare non solo le conoscenze specifiche relative alle varie tecniche di ottimizzazione dei consumi nei diversi livelli di progetto (dal livello circuitale a quello architetturale, da quello comportamentale a quello software e di sistema) ma anche il modo con cui tali conoscenze siano utilizzate in casi reali di power management. Le relazioni di laboratori saranno valutate anch'esse in trentesimi e prenderanno in considerazione i risultati dei progetti assegnati, la loro validazione con prove e/o simulazioni e la descrizione del lavoro svolto. Il voto finale (in trentesimi) e' una media pesata della valutazione dell'orale (peso 0,7) e delle relazioni di laboratorio (peso 0,3) e sara' arrotondato all'intero successivo qualora il voto abbia una parte decimale maggiore di 0,7. Il termine di consegna delle relazioni e' solitamente il termine delle lezioni. E' possibile acquisire punti aggiuntivi con lo sviluppo di un progetto relativo a qualcuno dei temi sviluppati a lezione. Il progetto verra' concordato congiuntamente dal docente e dal gruppo di studenti interessati e dovra' essere consegnato entro un tempo stabilito di comune accordo. Nel caso di sviluppo del progetto, esso pesera' per il 50% del voto finale e permettera' di raggiungere, ove sia possibile, la Lode.
Gli studenti e le studentesse con disabilità o con Disturbi Specifici di Apprendimento (DSA), oltre alla segnalazione tramite procedura informatizzata, sono invitati a comunicare anche direttamente al/la docente titolare dell'insegnamento, con un preavviso non inferiore ad una settimana dall'avvio della sessione d'esame, gli strumenti compensativi concordati con l'Unità Special Needs, al fine di permettere al/la docente la declinazione più idonea in riferimento alla specifica tipologia di esame.
Exam: Compulsory oral exam; Group essay;
Oral examination based on the verification of the different methodologies used in low-power system. Final grade is a weigthed mean of the oral exam (weighted 0.7) and lab reports (weigthed 0.3). It is possible to obtain additional grade, with a design project, defined together with the professor and to be delivered within a fixed deadline.
In addition to the message sent by the online system, students with disabilities or Specific Learning Disorders (SLD) are invited to directly inform the professor in charge of the course about the special arrangements for the exam that have been agreed with the Special Needs Unit. The professor has to be informed at least one week before the beginning of the examination session in order to provide students with the most suitable arrangements for each specific type of exam.
Esporta Word