Il corso è insegnato in italiano Insegnamento obbligatorio per Laurea Magistrale in Ingegneria Informatica, collocato al I periodo didattico del I anno. Il corso ha lo scopo di fornire una conoscenza sull'architettura dei sistemi di elaborazione, con particolare riferimento ai sistemi basati su microprocessore. Il corso analizzerà le varie componenti di un sistema di elaborazione: dall'architettura interna dei microprocessori alla gestione dei principali periferici.

- Conoscenza delle architetture delle diverse classi di processore, con particolare riferimento ai processori pipelined e ARM. - Conoscenza delle architetture superscalari e multi-process and multithread - Conoscenza delle architetture della memoria centrale nelle sue varie gerarchie (ad esempio cache L1, L2,') - Conoscenza delle caratteristiche dei bus di sistema, di cpu e di I/O - Conoscenza delle tecniche per la programmazione delle funzionalità del processore e per il controllo degli I/O. - Capacità di scrivere firmware in codice in assembler e C, inclusa la gestione di dispositivi di I/O - Uso di ARM-based boards, incluso programmazione e debug

- Conoscenza dell'architettura dei sistemi di elaborazione: struttura del processore e organizzazione della memoria - Conoscenza delle funzioni basilari dei sistemi operativi - Capacità di sviluppare programmi in linguaggio C e assembler

• Approfondimenti sull'architettura base di un microprocessore • Introduzione alle architetture moderne dei microprocessori • Architetture dei processori CISC, RISC e superscalari: analisi delle caratteristiche e delle prestazioni • Pipeline, hazards, stalls and counter-measurements • Flusso di sviluppo di applicazioni di sistemi embedded attraverso l'utilizzo di una scheda di sviluppo basata su processore ARM • Tecniche avanzate di programmazione di sistemi embedded in C e ASM: teoria e pratica. • Tecniche avanzate di programmazione di un sistema su board: LEDs, pulsanti, timer, GPI0, loudspeaker, potenziometro, UART port.

Programma dettagliato: Intro to computer design Instruction set principles MIPS intro + WinMIPS64 intro Pipelining intro, hazards, forwarding and stalls. Integer operations Multy cycle pipelined processors ILP and static optimization techniques Branch Prediction Unit Dynamic scheduling HW-based speculation Multiple issue and i7, a8, vliw processors Task Level Parallelism Cache memories Vitual memory Intro ARM processors ARM processor instruction set ARM software interrupts ARM based System-on-Chip - HW interrupt - interrupt controller ARM based System-on-Chip - HW interrupt II - GPIO Cross-compile C + ASM - use of libraries Cross-compile ASM + C - ABI standard ARM based System-on-Chip - clock/power management ARM based System-on-Chip - HW interrupt III - timers Buttons - bouncing and de-bouncing Joystick and polling techniques Display and speakers libraries CAN bus

• Lezioni in aula: 50% della durata del corso; • Esercitazioni in aula: 30% della durata del corso; • Laboratori assistiti: 20% della durata del corso. Gli studenti sono invitati a interagire con i docenti, a lezione, esercitazioni in aula ed in laboratorio.

• J.L. Hennessy, D.A. Patterson, Computer Architecture: a Quantitative Approach, Morgan Kaufmann Publishers, Inc., VI Edition, 2017 • Steve Furber, ARM system-on-chip architecture, Addison-Wesley, 2000. • Muhammad Ali Mazidi, Sepehr Naimi, Sarmad Naimi, Shujen Chen, Arm Assembly Language Programming and Architecture, MicroDigitalEd, 2016 Materiale aggiuntivo (slides ed esercizi) fornito dal Docente dell'insegnamento. www.cas.polito.it

Slides;

Modalità di esame: Test informatizzato in laboratorio; Prova orale facoltativa; Prova pratica di laboratorio;

Exam: Computer lab-based test; Optional oral exam; Practical lab skills test;

... L'esame è costituito da una prova scritta e da una prova orale (opzionale), delle quali la prima e' articolata in due parti. Parte 1) consiste in esercizi sugli argomenti svolti a lezione e svolta su foglio protocollo. Gli argomenti possibili sono la valutazione della durata, il costo hardware e l'ottimizzazione di codice ASM per architetture moderne. Durante lo svolgimento della prova NON è possibile consultare testi o appunti relativi a tali argomenti. Parte 2) consiste nello sviluppo al PC (prova svolta in laboratorio) di un programma in linguaggio C + ASM ARM funzionante sulla board di riferimento, includendo temporizzazioni, interrupt e capacità di gestire l'output. Durante lo svolgimento della prova è consentito consultare testi e materiale relativo a tali argomenti. Punteggio massimo = 30/30 punti; punteggio minimo per superare la prova = 18 punti. La durata totale delle due prove scritte (parte 1 + parte 2) e' di 2 ore. Entrambe le prove vanno superate singolarmente nel medesimo appello; il non superamento anche di una sola delle due comporta la registrazione della bocciatura ed il dover ripetere entrambe le prove in un appello successivo. Un progetto finale realizzato durante i laboratori finali sarà oggetto di valutazione e può portare fino a 4 punti extra da sommarsi al voto della prova qualora positivo. Se il punteggio totale conseguito sara' superiore o uguale a 32.5 (prima dell'arrotondamento) comporterà l'attribuzione della lode. Il docente ha, indipendentemente dalla scelta dello studente, la facoltà di procedere all'esame orale nel caso ritenga sia opportuno un approfondimento.

Gli studenti e le studentesse con disabilità o con Disturbi Specifici di Apprendimento (DSA), oltre alla segnalazione tramite procedura informatizzata, sono invitati a comunicare anche direttamente al/la docente titolare dell'insegnamento, con un preavviso non inferiore ad una settimana dall'avvio della sessione d'esame, gli strumenti compensativi concordati con l'Unità Special Needs, al fine di permettere al/la docente la declinazione più idonea in riferimento alla specifica tipologia di esame.