Caricamento in corso...
How to trust your chip: Design-for-Test for Complex SoCs
01WEBIU
A.A. 2025/26
Course Language
Inglese
Degree programme(s)
Doctorate Research in Ingegneria Informatica E Dei Sistemi - Torino
Course structure
| Teaching | Hours |
|---|---|
| Lezioni | 8 |
| Esercitazioni in laboratorio | 12 |
Lecturers
| Teacher | Status | SSD | h.Les | h.Ex | h.Lab | h.Tut | Years teaching |
|---|---|---|---|---|---|---|---|
| Cantoro Riccardo | Professore Associato | IINF-05/A | 8 | 0 | 0 | 0 | 1 |
Co-lectures
Context
| SSD | CFU | Activities | Area context | *** N/A *** | 4 |
|---|
Questo corso approfondirà metodologie avanzate di Design-for-Test (DfT) per architetture complesse di System-on-Chip (SoC), con un focus sul loro ruolo nel garantire l'affidabilità dalla fase di progettazione fino all’utilizzo sul campo. In un’epoca in cui la complessità dei sistemi elettronici e le applicazioni safety-critical si incontrano—soprattutto nei settori dell'automotive, aerospaziale e high-performance computing —la capacità di valutare e garantire l'affidabilità attraverso test strutturati diventa fondamentale.
I partecipanti esploreranno tool e flussi di lavoro di livello industriale per l’Electronic Design Automation (EDA), utilizzati per implementare e analizzare funzionalità DfT come l'inserimento di scan-chain, Built-In Self-Test (BIST) e le infrastrutture standard per il test. Il corso colmerà il divario tra teoria e pratica, grazie anche al contributo di esperti accademici e industriali, quali professionisti di STMicroelectronics ed EC Lyon. Attraverso una combinazione di lezioni frontali e sessioni pratiche di laboratorio, i dottorandi acquisiranno le competenze necessarie per valutare e applicare le tecniche DfT sia in fase di produzione che sul campo.
This course will delve into advanced Design-for-Test (DfT) methodologies for complex System-on-Chip (SoC) architectures, with a focus on their role in ensuring reliability from design through in-field deployment. In an era where silicon complexity and mission-critical applications converge—particularly in sectors like automotive, aerospace, and high-performance computing—the ability to assess and guarantee reliability through structured testing becomes paramount.
Participants will explore industrial-grade Electronic Design Automation (EDA) tools and workflows used to implement and analyze DfT features such as scan insertion, Built-In Self-Test (BIST), and standard test infrastructure. The course will bridge theory and practice, featuring contributions from leading industry and academic experts, including professionals from STMicroelectronics and EC Lyon. Through a mix of lectures and hands-on lab sessions, doctoral students will acquire the skills necessary to evaluate and deploy DfT techniques in both manufacturing and field scenarios.
- Conoscenze di base di progettazione digitale e sistemi VLSI.
- Familiarità con la progettazione RTL (VHDL/Verilog) e la simulazione digitale.
- Esperienza pregressa con strumenti di sintesi logica e analisi temporale è raccomandata ma non obbligatoria.
- Basic knowledge of digital design and VLSI systems.
- Familiarity with RTL design (VHDL/Verilog) and digital simulation.
- Prior experience with logic synthesis and timing analysis tools is recommended but not mandatory.
1) Introduzione al Design-for-Test (DfT) nei SoC complessi: motivazioni ed evoluzione delle metodologie DfT; DfT nel contesto dell’affidabilità, sicurezza e testabilità in campo
2) Tecniche di inserimento di scan-chain: architetture full-scan e partial-scan; scan gerarchico; integrazione nel flusso RTL e di sintesi; strategie di compressione delle scan-chain
3) Generazione automatica di pattern di test (ATPG): principi e algoritmi ATPG; modelli di guasto: stuck-at, transition, path delay, cell-aware; metriche di copertura e ottimizzazione
4) Built-In Self-Test (BIST) e infrastruttura di test: architetture BIST per logica e memorie; standard 1149.1 e altri standard a supporto del test e della diagnosi
5) Test timing-aware ed at-speed: gestione dei domini di clock; analisi dei guasti critici nel tempo; test funzionali; monitoraggio della durata e test legati all’invecchiamento
1) Introduction to Design-for-Test (DfT) in Complex SoCs: Motivation and evolution of DfT methodologies; DfT in the context of reliability, safety, and in-field testability
2) Scan Insertion Techniques: Full-scan and partial-scan architectures; hierarchical scan; Integration into the RTL and synthesis flow; Scan compression strategies
3) Automatic Test Pattern Generation (ATPG): ATPG principles and algorithms; Fault models: stuck-at, transition, path delay, cell-aware; Coverage metrics and optimization.
4) Built-In Self-Test (BIST) and test infrastructure: Logic and memory BIST architectures; 1149.1 and other standards to support test and diagnosis.
5) Timing-Aware and At-Speed Testing: Handling clock domains; time-critical fault analysis functional testing; lifetime monitoring and aging-related testing.
Modalità mista
Mixed mode
Presentazione report scritto - Prova di laboratorio di natura pratica sperimentale o informatico
Written report presentation - Laborartory test on experimental practice or informatics
P.D.1-1 - Febbraio
P.D.1-1 - February