Espandi Menu

PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

PORTALE DELLA DIDATTICA

Notifiche Email

Elenco notifiche

Switch and router architectures

01NQTOC

A.A. 2025/26

Lingua dell'insegnamento

Inglese

Corsi di studio

Corso di Laurea Magistrale in Ingegneria Telematica (Computer And Communication Networks Engineering) - Torino

Organizzazione dell'insegnamento
Didattica Ore
Docenti
Docente Qualifica Settore h.Lez h.Es h.Lab h.Tut Anni incarico
Collaboratori
Espandi
Didattica
SSD CFU Attivita' formative Ambiti disciplinari
ING-INF/03
ING-INF/03		 4
6		 F - Altre attività (art. 10)
B - Caratterizzanti		 Abilità informatiche e telematiche
Ingegneria delle telecomunicazioni
Statistiche superamento esami
The course is taught in English. Il corso descrive le architetture di commutazione di router e switch, analizzando gli aspetti di progettazione, di analisi delle prestazioni e di realizzazione in hardware di alcuni componenti di commutazione.
The course is taught in English. The course focus is on the design of switching architectures in routers and switches, ranging from the router and switch design, to performance evaluation and to the hardware implementation of some switching components.
Il corso è finalizzato ad acquisire conoscenze su:
  • reti per la commutazione temporale ed equivalenza spazio-tempo
  • metodi approssimati per la valutazione delle prestazioni (metodo di Lee)
  • progetto di reti di commutazione multistadio (Clos, Benes, Cantor) e relativi algoritmi di controllo
  • progetto di reti autoinstradanti (reti Banyane)
  • architettura di un router
  • architetture di commutazione a pacchetto: code all'ingresso, all'uscita e miste
  • progetto di algoritmi di scheduling per commutatori con le code all'ingresso: algoritmi ottimi ed approssimati, prestazioni teoriche e simulate, supporto della QoS
  • progetto di algoritmi e strutture dati per l'address lookup e la classificazione IP
  • descrizione di circuiti digitali mediante linguaggio VHDL
  • verifica funzionale mediante strumenti CAD
  • sintesi su FPGA e/o su circuito integrato
  • ottimizzazione di blocchi funzionali parametrici
  • progetto di interfacce tra blocchi funzionali a partire da specifiche
Lo studente sarà in grado di applicare le conoscenze acquisite per valutare la complessità e le prestazioni di una architettura di commutazione e per l'analisi delle prestazioni (velocità/area/potenza) di un progetto hardware mediante strumenti CAD. Inoltre, lo studente sarà in grado di valutare i vantaggi e gli svantaggi delle scelte architetturali in un dispositivo di commutazione. Le conoscenze sulle tecniche di progetto hardware acquisite saranno applicate in laboratorio al progetto di alcuni blocchi funzionali.
The following topics are covered:
  • time-switching networks and space-time equivalence
  • approximated methods for performance evaluations (Lee method)
  • design of multistage switching networks (Clos, Benes, Cantor) and corresponding control algorithms
  • design of self-routing switching networks (Banyan networks)
  • router architecture
  • packet switching architectures: input-, output
  • and combined-queueing
  • design of scheduling algorithms for input-queued switches: optimal and approximated algorithms, theoretical and simulated performance, QoS support
  • design of algorithms and data structure for IP address lookup and classification
  • description of digital circuits through VHDL language
  • functional verification through CAD tools
  • synthesis on FPGA and/or integrated circuits
  • optimization of parametric functional blocks
  • design of interfaces between functional blocks, given some specification
The students will be able to apply the gained knowledge to evaluate the complexity and the performance of a switching architecture, and to analize the performance in terms of speed/area/power of an hardware desing through CAD tools. Furthermore, the students will learn to discuss pros and cons of architectural choice in switching devices. The knowledge on hardware design techniques will be used in the labs to design some functional blocks of switching architectures.
  • Calcolo della probabilità (variabile casuale, momenti di una variabile casuale, indipendenza statistica, processo di Bernoulli e di Poisson, distribuzioni discrete - geometrica, binomiale, Poisson - ).
  • Nozioni di toeria dei grafi e algoritmi di massimizzazione del flusso su grafi bipartiti
  • Elementi di matematica discreta: (equazioni discrete ricorsive, matrici doppiamente stocastiche e teorema di Birkhoff'von Neumann, numeri fattoriali e approssimazione di Stirling, coefficiente binomiale, notazione di Landau
  • Elementi di teoria delle code (coda M/D/1, carico di una coda)
  • Nozioni elementari di reti di telecomunicazioni e calcolatori
  • Indirizzamento IP e longest prefix matching
  • Conoscenza dei circuiti elettronici digitali di base
  • Conoscenza del funzionamento e della struttura di base di un sistema di elaborazione
  • Conoscenza della programmazione in linguaggi ad alto livello
  • Probability theory (random variable and its moments, statistical independence, Bernoulli and Poisson processes, discrete distributions (geometric, binomial, Poisson))
  • Graphs theory and flow maximization algorithms on bipartite graphs
  • Elements of discrete mathematics: recursive discrete equations, double stochastic matrices and Birkhoff-von Neumann theorem, factorial number and Stirling approximation, binomial coefficient, Landau notation
  • Queueing theory (M/D/1 queue, queue load)
  • Basic knowledge of telecommunication networks
  • IP addressing and longest prefix matching
  • Knowledge of basic digital electronic circuits
  • Knowledge of behavior and of the basic structure of a processing system
  • Knowledge of high-level programming languages
Argomenti trattati nelle lezioni e relativo peso in crediti.
  • concetti generali e tecniche di commutazione temporale (1cr)
  • architetture di commutazione multistadio (2cr)
  • architettura di un router e IP lookup/classification (1cr)
  • algoritmi di schedulazione di pacchetti in commutatori con memorie in uscita, in ingresso e con memorie in ingresso ed uscita (2cr)
  • Modellazione di circuiti digitali mediante linguaggi di descrizione dell'hardware, descrizione di circuiti digitali combinatori e sequenziali (2cr)
  • Tecniche di realizzazione di blocchi comunemente usati nei sistemi di telecomunicazione: serializzatori, deserializzatori, code, macchine a stati finiti, arbitri, matrici di commutazione (1cr)
  • Struttura di circuiti logici programmabili (FPGA e PLD) e interfacciamento di memorie RAM/FIFO/FLASH (1cr)
Lectures topics and corresponding credits:
  • general concepts and time switching (1cr)
  • multistage switching architectures (2cr)
  • architecture of an IP router and IP lookup/classification (1cr)
  • packet scheduling algorithms in output queued, input queued and combined input-output queued switche (2cr)
  • modeling of digital circuits through hardware description languages, description of combinatorial and sequential digital circuits (2cr)
  • implementation of common processing blocks in telecommunication systems: serializers, deserializers, queues, finite state machines, arbiters, switching fabrics (1cr)
  • description of programmable logic circuits (FPGA and PLD) and memory interfaces RAM/FIFO/FLASH (1cr)
Le esercitazioni in aula riguardano il progetto delle architetture di commutazione. Le esercitazioni sperimentali di laboratorio comprendono lo sviluppo, la sintesi e la realizzazione di progetti digitali descritti mediante il linguaggio VHDL. Per l'esecuzione delle esercitazioni sperimentali sono disponibili schede basate su FPGA su cui lo studente realizzerà e proverà i circuiti progettati. Sono previste 7-8 esercitazioni, condotte in laboratorio da gruppi di 3-4 studenti. Il lavoro prevede lo svolgimento di homework propedeutici al laboratorio stesso, durante i quali gli studenti prepareranno il progetto richiesto, per poi verificarlo durante le sessioni di laboratorio.
Exercises in class will be devoted to the design of switching architectures. Exercises in the lab will be devoted to the development, synthesis and implementation of digital systems described through VHDL language. To run the exercises, there will be available some FPGA cards on which the student will design and tests the ciruits. There will be 7-8 lab sessions, organized in groups of 3-4 students. The student is required to solve some homeworks, preliminary to the lab, in which the students will develop the project that will be run and tested during the lab sessions.
Il materiale didattico sarà fornito dal docente titolare dell'insegnamento e messo a disposizione sul sito web del portale della didattica. Libri utili come riferimento sono:
  • Joseph Yu Ngai Hui, Switching and Traffic Theory for Integrated Broadband Networks, Kluwer Academic Publisher, 1990
  • Achille Pattavina, Switching Theory, Architectures and Performance in Broadband ATM Networks,John Wiley & Sons, 1998
  • H.J. Chao, C.H. Lam, E. Oki, Broadbad packet switching technologies, New York, Wiley, 2001
  • W.J.Dally, B.Towles, Principles and practise of interconnection networks, Elsevier, Morgan Kaufman, 2004
The teaching material will be made available by the class teacher on the didattica web portal. Books useful as a reference:
  • Joseph Yu Ngai Hui, Switching and Traffic Theory for Integrated Broadband Networks, Kluwer Academic Publisher, 1990
  • Achille Pattavina, Switching Theory, Architectures and Performance in Broadband ATM Networks, John Wiley & Sons, 1998
  • H.J. Chao, C.H. Lam, E. Oki, Broadbad packet switching technologies, New York, Wiley, 2001
  • W.J.Dally, B.Towles, Principles and practise of interconnection networks, Elsevier, Morgan Kaufman, 2004
... L'esame finale comprende un orale su tutti argomenti trattati a lezione. Ogni laboratorio richiede la redazione di una relazione che concorrerà al conseguimento del voto finale.
Gli studenti e le studentesse con disabilita o con Disturbi Specifici di Apprendimento (DSA), oltre alla segnalazione tramite procedura informatizzata, sono invitati a comunicare anche direttamente al/la docente titolare dell'insegnamento, con un preavviso non inferiore ad una settimana dall'avvio della sessione d'esame, gli strumenti compensativi concordati con l'Unita Special Needs, al fine di permettere al/la docente la declinazione piu idonea in riferimento alla specifica tipologia di esame.
The final exam is oral and covers all topics taught during the course. For each lab session, the student is required to write a report whose evaluation will be considered in the final grade.
In addition to the message sent by the online system, students with disabilities or Specific Learning Disorders (SLD) are invited to directly inform the professor in charge of the course about the special arrangements for the exam that have been agreed with the Special Needs Unit. The professor has to be informed at least one week before the beginning of the examination session in order to provide students with the most suitable arrangements for each specific type of exam.
Esporta Word