Il corso è principalmente focalizzato sulle tecnologie di commutazione a pacchetto per i data center. Questi sono il cuore tecnologico dove le moderne applicazioni (come il cloud computing e il big data analysis) operano. Due sono i principali elementi di un data center: i server, che forniscono risorse di calcolo e di memorizzazione, e la rete di interconnessione, che fornisce la connettività tra i server, e tra questi ed Internet. Il corso è dedicato in modo specifico alle tecnologie per realizzare la rete di interconnessione in data center di grandi dimensioni.

Scopo del corso è imparare come progettare la rete di un data center, dall’architettura globale fino al singolo apparato di rete. Vengono considerati diversi approcci metodologici complementari finalizzati alla progettazione:
- un approccio teorico, per il progetto modulare di una rete di interconnessione e per la valutazione delle sue prestazioni;
- un approccio algoritmico, per il progetto di algoritmi che massimizzino le prestazioni;
- un approccio pratico, per il progetto dell’hardware per switch ad elevate prestazioni.

Al termine del corso, lo studente sarà in grado di progettare (i) la rete di interconnessione di un data center, (ii) l’architettura di un switch ad elevate prestazioni; (iii) l’hardware che implementa il piano dati di uno switch.
Il corso è finalizzato ad acquisire:
• Conoscenza dei principali blocchi costituenti un’architettura di commutazione a pacchetto ad elevate prestazioni
• Conoscenza dei metodi di valutazione della complessità e delle prestazioni di reti di interconnessione
• Conoscenza delle architetture di accodamento e degli algoritmi di scheduling dei pacchetti
• Conoscenza di metodologie analitiche per la valutazione delle prestazioni
• Conoscenza di algoritmi e strutture dati per l’elaborazione veloce dei pacchetti
• Conoscenza del paradigma di commutazione denominato Software Defined Networking (SDN)
• Conoscenza dei metodi di verifica funzionale tramite strumenti CAD
• Conoscenza delle tecniche di implementazione su FPGA e/o circuiti integrati
• Conoscenza dei componenti elettronici usati nelle architetture di commutazione a pacchetto per calcolo, lookup, e memorizzazione
• Abilità di progettare le reti di commutazione multistadio e auto-instradanti, e i corrispondenti algoritmi di instradamento
• Abilità di progettare la rete di interconnessione per grandi data center
• Abilità di descrivere circuiti digitali tramite il linguaggio VHDL
• Abilità di valutare le prestazioni (velocità/area/potenza) tramite strumenti CAD

- Calcolo della probabilità: variabile casuale e suoi momenti, indipendenza statistica, processi di Bernoulli e di Poisson, distribuzioni discrete (geometrica, binomiale, Poisson).
- Nozioni di base sulla teoria delle code
- Reti di calcolatori basate sui protocolli di Internet
- Indirizzamento IP e longest prefix matching
- Circuiti elettronici digitali di base
- Funzionamento e struttura di base di un sistema di elaborazione
- Programmazione in linguaggi ad alto livello (ad esempio, C)

Le lezioni sono divise in due parti, la prima sulla teoria delle architetture di commutazione a pacchetto e delle reti di interconnessione (5 crediti) e la seconda sulla loro realizzazione in hardware (3 crediti).

Gli argomenti trattati nelle lezioni e il relativo peso in crediti sono indicati di seguito:
• Concetti generali: reti per data center, piano dati e piano di controllo. Architetture di commutazione multistadio basate sulla teoria delle reti di Clos. (2cr)
• Commutatori con le code all’ingresso e algoritmi di scheduling dei pacchetti. Commutatori con le code all’uscita e con sistemi di accodamento ibridi (1.5cr)
• Progetto di data center basati sulla teoria delle reti di Clos. Paradigma di Software Defined Networking (SDN). (0.5cr)
• Strutture dati per l’elaborazione veloce dei pacchetti. Tabelle di hash. Fingerprinting. Filtri di Bloom e di Cuckoo. Patricia trie. (1cr)
• Modellazione di circuiti digitali mediante linguaggi di descrizione dell'hardware. Descrizione di circuiti digitali combinatori e sequenziali (1cr)
• Tecniche di realizzazione di blocchi comunemente usati nelle architetture a commutazione di pacchetto: serializzatori, deserializzatori, code, macchine a stati finiti, arbitri, matrici di commutazione (1cr)
• Struttura di circuiti logici programmabili (FPGA e PLD), circuiti integrati per applicazioni specifiche ASIC), network-processor, blocchi di memoria RAM/CAM (1cr)

Il corso comprende lezioni e esercitazioni in aula, ed esercitazioni in laboratorio. Le esercitazioni di laboratorio riguardano lo sviluppo, la sintesi e la realizzazione di sistemi digitali descritti mediante il linguaggio VHDL.

Il materiale didattico (dispense) verrà messo a disposizione sul sito web del portale della didattica ed è sufficiente a coprire tutte le tematiche del corso. Inoltre, la maggior parte dei testi di esame passati verranno resi disponibili con le soluzioni.
I seguenti libri non sono richiesti ma posso risultare utili come riferimento:
• Joseph Y.Hui, "Switching and traffic theory for integrated broadband networks", Kluwer, Boston, 1990 (capitoli: 2.5, 2.6, 3, 5.4, 5.5)
• Achille Pattavina, "Reti di telecomunicazione", I Ed., Mc Graw Hill (capitolo: 6)
• Achille Pattavina, "Switching theory : architectures and performance in broadband ATM networks", John Wiley & Sons, 1998
• H.J. Chao, C.H. Lam, E. Oki, "Broadband packet switching technologies", New York, Wiley, 2001
• W.J.Dally, B.Towles, "Principles and practice of interconnection networks", Elsevier, Morgan Kaufman, 2004
• G. Varghese, "Network algorithmics", Elsevier, Morgan Kaufmann, 2005

I criteri di valutazione dell’esame sono legate alla correttezza tecnica della soluzione, alla creatività nel risolvere problemi di progetto e alla capacità di utilizzare in modo corretto il linguaggio tecnico di riferimento alla materia.
L’esame finale è scritto, senza l’ausilio di alcun materiale didattico, e copre tutti gli argomenti trattati a lezione. È diviso in due parti:
• una parte (70 minuti, 3 domande aperte) sulla teoria delle architetture di commutazione a pacchetto e sulla progettazione delle reti per data center;
• una parte (60 minuti, 1 domanda aperta e un insieme di domande a risposte multiple) sulla realizzazione in hardware delle architetture di commutazione a pacchetto.

La seconda parte inizia appena al termine della prima. Le due parti dell’esame possono essere sostenute indipendentemente una dall’altra in un qualunque appello e ciascuna valutazione viene considerata valida fino alla termine dell’anno accademico (tipicamente settembre).
Assumendo che V1 sia la valutazione della prima parte dell’esame e V2 quella della seconda, la valutazione finale dell’esame Y verrà valutata come segue:
X=(5/8*V1+3/8*V2) (cioè, X è la media pesata con il numero dei crediti associato a ciascuna parte);
Y=18+13/12*(X-18) (cioè, un extra-bonus viene aggiunto alla valutazione X)
Entrambi V1 e V2 devono essere >=18 per essere considerati validi. La valutazione finale è pari all’intero più vicino a Y.