| KEYWORD |
Logiche di controllo per convertitori di potenza DC-DC e carica batterie per monitoraggio di segnali vitali in applicazioni elettroniche indossabili
Tesi esterna in azienda
Parole chiave BATTERIE, CONVERTITORI ELETTRONICI DI POTENZA, PROGETTO DI CIRCUITI INTEGRATI, PROGETTO DIGITALE
Riferimenti FRANCESCO MUSOLINO
Riferimenti esterni La tesi sarà supportata dal team di ingegneri di Analog Devices/Maxim Integrated.
Gruppi di ricerca Microelectronics
Tipo tesi PROGETTAZIONE E SIMULAZIONE
Descrizione Il tesista sara’ seguito nella comprensione del modello di funzionamento del sistema dei DC/DC converter e dei Linear Charger, nella definizione della partizione Analogico/Digitale e nell’implementazione delle logiche di controllo attraverso FSM dedicate per la gestione dei blocchi analogici, delle sequenze di accensione e spegnimento gestendo guasti e criticita’ segnalate in maniera asincrona dalla sezione analogica (UVLO, OVLO, Thermal Fault...) e interfacciandosi verso l’esterno dell’IC attraverso interfaccie seriali (I2C,SPI, I3C..) e GPIO.
Essendo questi dispositivi utilizzati nel campo wearable, l’obiettivo principale sara’quello di minimizzare i consumi interni con scelte architetturali e implementative (ON/OFF islands, clock gating.. ).
Il tesista, durante questo lavoro, dovra’ affrontare analisi ed ottimizzazioni di blocchi RTL base come Sequencer, Debouncer, Contatori, FSM, Divisori di clock, controllori di memorie esterne e protocolli seriali di comunicazione. In parallelo il tesista sara’ coinvolto nell’intero flusso digitale , RTL con DFT, Sintesi Logica, Analisi Timing, Simulazione e modelizzazione in ambiente UVM, ATPG, Supervisione di Layout Digitale.
Il lavoro di tesi richiede una conoscenza di base della tecnologia BCD, del Verilog/System Verilog e dei concetti base di DFT, Sintesi Logica e Analisi Timing e di utilizzo di software di simulazione.
Conoscenze richieste Il lavoro di tesi richiede una conoscenza di base dei sistemi di conversione di potenza a commutazione, dei linguaggi di descrizione dell'hardware come Verilog/System Verilog , delle tecniche di sintesi logica e analisi di timing di circuiti digitali e di utilizzo di software di simulazione .
Note La tesi sarà svolta interamente nelle sedi di Analog Devices/Maxim Integrated a Milano (o Catania). E' previsto rimborso spese.
Scadenza validita proposta 30/06/2022
PROPONI LA TUA CANDIDATURA