| KEYWORD |
Studio e sviluppo di nuove architetture TPU per High Performance Computing applications
Parole chiave FAULT INJECTION, FAULT TOLERANCE, FPGA, NEURAL NETWORKS, TPU
Riferimenti LUCA STERPONE
Riferimenti esterni Eleonora Vacca
Gruppi di ricerca DAUIN - GR-05 - ELECTRONIC CAD & RELIABILITY GROUP - CAD
Tipo tesi RICERCA APPLICATA
Descrizione L'attività della tesi verterà sull'estensione dell'Istruction Set Architecture (ISA) di un modello TPU e progetto di una architettura TPU focalizzata all'ottimizzazione di applicazioni di tipo HPC. L'architettura sarà implementata su dispositivi riconfigurabili FPGA di ultima generazione tra cui Xilinx Ultrascale+ e dovrà essere orientata ad applicazioni relative alla guida autonoma. L'attività della tesi è svolta in collaborazione con l'azienda Silk-Faw. Nell'arco della presente tesi sarà eventualmente possibile un periodo di studio presso i laboratori dell'azienda.
Conoscenze richieste buona conoscenza del VHDL, conoscenze base di Python e di programmazione, interesse per il progetto di sistemi hardware embedded.
Scadenza validita proposta 24/07/2022
PROPONI LA TUA CANDIDATURA