| KEYWORD |
Sviluppo di IP su FPGA per la realizzazione di architetture modulari sulla scheda VirtLAB
Parole chiave FPGA, IP CORES, TAKE HOME LAB, VIRTLAB
Riferimenti MASSIMO RUO ROCH
Gruppi di ricerca VLSILAB (VLSI theory, design and applications)
Descrizione L'obiettivo della tesi e' lo sviluppo di blocchi funzionali (IP) basati su FPGA Altera Cyclone 10 LP, utilizzabili per costruire oggetti complessi ospitati sulle FPGA della scheda VirtLAB.
I moduli dovranno essere compatibili con l'hardware esistente, e presentare una interfaccia standard vero il bus Avalon, al fine di semplificarne il successivo utilizzo.
Essi possono spaziare da semplici interfacce (Master HyperBus, Master/Slave QSPI) fino a blocchi di elaborazione veri e propri (acceleratori per AI, DSP, ecc.)
Scadenza validita proposta 01/03/2024
PROPONI LA TUA CANDIDATURA