| KEYWORD |
Sviluppo di tecniche per la scrittura di programmi per il collaudo di Branch Prediction Unit in architetture a pipeline
Parole chiave COLLAUDO, PROCESSORI SUPERSCALARI
Riferimenti EDGAR ERNESTO SANCHEZ SANCHEZ, MATTEO SONZA REORDA
Gruppi di ricerca ELECTRONIC CAD & RELIABILITY GROUP - CAD
Tipo tesi SPERIMENTALE
Descrizione I processori superscalari permettono di raggiungere prestazioni elevate e trovano applicazione sia in ambito general-purpose che embedded. Il loro collaudo viene talvolta realizzato attraverso l'esecuzione di programmi in grado di attivare i diversi moduli e rendere osservabile la presenza di eventuali guasti. Uno dei moduli più critici da collaudare è rappresentato dalla Branch prediction Unit (BPU).
La tesi mira a sviluppare e validare sperimentalmente alcune tecniche per la scrittura di tali programmi; l'attività previste prevede l'utilizzo del simulatore SimpleScalar sviluppato dall'università del Michigan, che permette di simulare il comportamento di un processore superscalare configurabile durante l'esecuzione di un dato programma.
Conoscenze richieste Architetture dei sistemi di elaborazione
Capacità elementari di programmazione assembler
Scadenza validita proposta 30/06/2012
PROPONI LA TUA CANDIDATURA