PORTALE DELLA DIDATTICA

Ricerca CERCA
  KEYWORD

Sviluppo di tecniche per il collaudo della logica di coerenza delle cache in sistemi multicore

Parole chiave CACHE COHERENCE LOGIC, COLLAUDO, MULTICORE

Riferimenti EDGAR ERNESTO SANCHEZ SANCHEZ, MATTEO SONZA REORDA

Gruppi di ricerca ELECTRONIC CAD & RELIABILITY GROUP - CAD

Descrizione I sistemi multicore richiedono la presenza di cache per limitare l'accesso alla memoria condivisa; per garantire la coerenza delle informazioni presenti in tali cache e in memoria sono stati sviluppati vari algoritmi, tra cui il MESI. Al crescere del numero dei core e delle prestazioni, tali algoritmi e la loro implementazioni sono divenuti particolarmente critici. Scopo della tesi lo sviluppo e la valutazione sperimentale di pregi e benefici derivanti dal collaudo funzionale di tali moduli attraverso l'utilizzo del sistema OpenSPARC T1 (http://www.opensparc.net/opensparc-t1/index.html).

Conoscenze richieste architettura dei processori
VHDL/Verilog


Scadenza validita proposta 24/12/2013      PROPONI LA TUA CANDIDATURA




© Politecnico di Torino
Corso Duca degli Abruzzi, 24 - 10129 Torino, ITALY
Contatti