ITA | ENG
PORTALE DELLA DIDATTICA

Ricerca CERCA
  KEYWORD

Keyword: HARDWARE ACCELERATORS

Design of high performance memory systems for Datacenter Embedded Systems  STERPONE LUCA  DAUIN - AEROSPACE AND SAFETY COMPUTING LAB
Esplorazione e mapping su architetture eterogenee ultra-parallele: Un'analisi delle prestazioni e l'esplorazione di un algoritmo di NAS per reti neurali profonde  JAHIER PAGLIARI DANIELE  DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA  ELECTRONIC DESIGN AUTOMATION - EDA  GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
esteroTESI ALL'ESTERO Hardware-Software Co-design to Deploy Deep Neural Networks on Extreme-Edge Devices  JAHIER PAGLIARI DANIELE  MARTINA MAURIZIO  DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA  ELECTRONIC DESIGN AUTOMATION - EDA  GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
esteroTESI ALL'ESTERO Integrating design space exploration in modern compilation toolchains  JAHIER PAGLIARI DANIELE  DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA  ELECTRONIC DESIGN AUTOMATION - EDA  GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Ottimizzazione di un acceleratore hardware per reti neurali spiking per applicazioni low power in ambiente edge.  DI CARLO STEFANO  SAVINO ALESSANDRO  DAUIN - GR-24 - SMILIES - reSilient coMputer archItectures and LIfE Sci
Porting di un acceleratore hardware per rete neurale spiking e del relativo driver software su scheda Xilinx PynQ per applicazioni all’edge.  DI CARLO STEFANO  SAVINO ALESSANDRO  DAUIN - GR-24 - SMILIES - reSilient coMputer archItectures and LIfE Sci
Sviluppo di un modulo hardware per l’apprendimento online su reti neurali spiking con riconfigurazione parziale su FPGA.  DI CARLO STEFANO  SAVINO ALESSANDRO  DAUIN - GR-24 - SMILIES - reSilient coMputer archItectures and LIfE Sci
Sviluppo di un tool per l’ottimizzazione di reti neurali spiking per lo sviluppo di acceleratori hardware su FPGA da applicare in ambiente IoT e edge computing.  DI CARLO STEFANO  SAVINO ALESSANDRO  DAUIN - GR-24 - SMILIES - reSilient coMputer archItectures and LIfE Sci