| KEYWORD |
Tecniche di calcolo in memoria applicate ad acceleratori matematici ad alte prestazioni
Tesi esterna in azienda
Parole chiave ACCELERATORE MATEMATICO, CALCO IN MEMORIA
Riferimenti LUCIANO LAVAGNO, MIHAI TEODOR LAZARESCU
Descrizione Partendo dall'implementazione di un acceleratore matematico esistente, il lavoro di tesi consiste nell'effettuare un'analisi architetturale per aumentarne le capacità computazionali utilizzando tecniche di In-Memory Computing (IMC). L'analisi architetturale sarà seguita dalle fasi di implementazione, verifica e sintesi.
Conoscenze richieste • Buona conoscenza di linguaggi di descrizione dell’hardware digitale (VHDL, Verilog), del loro utilizzo e simulazione.
• Gradita la conoscenza di base di linguaggi di verifica dell’hardware digitale (System Verilog, UVM) e delle tecniche di verifica funzionale e formale.
• Gradita la conoscenza di base del processo di backend su silicio (Constraints, Synthesis, Place & Route).
Scadenza validita proposta 30/05/2024
PROPONI LA TUA CANDIDATURA