| KEYWORD |
Porting di un acceleratore hardware per rete neurale spiking e del relativo driver software su scheda Xilinx PynQ per applicazioni all’edge.
Parole chiave ACCELERATORI HARDWARE, ACCELERATORI NEUROMORFICI, ACCELERAZIONE FPGA, DRIVER, EDGE COMPUTING, INTELLIGENZA ARTIFICIALE, RETI NEURALI, RETI NEURALI SPIKING
Riferimenti STEFANO DI CARLO, ALESSANDRO SAVINO
Riferimenti esterni CARPEGNA ALESSIO
Gruppi di ricerca DAUIN - GR-24 - SMILIES - reSilient coMputer archItectures and LIfE Sci
Tipo tesi APPLICATA, SPERIMENTALE, APPLICATIVA, SPERIMENTALE - PROGETTAZIONE
Descrizione Il paradigma del cloud computing, ormai largamente diffuso, in cui un sistema di elaborazione centrale, ad elevate prestazioni, viene utilizzato per processare i dati provenienti da sistemi sparsi, comporta diversi problemi. L’elevato consumo di potenza, l’imprevedibilità della latenza di comunicazione, la violazione della privacy nella trasmissione di dati sensibili verso una macchina remota, la saturazione della banda internet e così via.
Una possibile soluzione consiste nello spostare l’elaborazione dei dati, o parte di essa, direttamente sui dispositivi sparsi. Tale approccio viene chiamato edge computing, ad indicare la dislocazione dell’elaborazione verso il bordo del sistema, dove il centro è rappresentato dai server di elaborazione ad elevate prestazioni.
La sfida maggiore in una soluzione di questo tipo risiede nella scarsità delle risorse computazionali disponibili in dispositivi edge, generalmente microcontrollori, dispositivi mobili e simili. Lo sviluppo di acceleratori hardware dedicati, chiamati anche co-processori, capaci di svolgere uno specifico compito in modo molto efficiente e di alleggerire il carico sul microprocessore (CPU) o microcontrollore (MCU), può aiutare a sopperire a tale mancanza.
L’obiettivo della tesi è quello di effettuare il porting di un acceleratore per rete neurale spiking e del driver software necessario per il suo interfacciamento, entrambi già esistenti, su piattaforma Xilinx PynQ. Lo scopo è quello di testare l’acceleratore su una scheda embedded a risorse limitate, valutando le differenze di performance rispetto alla simulazione software della stessa rete.
Extra
Simulazione estensiva dell’acceleratore e valutazione di consumo di potenza e occupazione di area con diverse architetture di rete.
Conoscenze richieste Obbligatorie: progettazione hardware, VHDL, programmazione in C
Opzionali: sistemi operativi, sviluppo di driver in C
Scadenza validita proposta 25/10/2023
PROPONI LA TUA CANDIDATURA