ITA
|
ENG
PORTALE DELLA DIDATTICA
CERCA
KEYWORD
RESEARCH GROUPS
Theses at Politecnico
Theses in external company
Theses abroad
Area Architecture
Area Engineering
DEPARTMENTS
Dipartimento Di Architettura E Design
Dipartimento Di Automatica E Informatica
Dipartimento Energia
Dipartimento Di Elettronica E Telecomunicazioni
Dipartimento Di Ingegneria Dell'Ambiente, Del Territorio E Delle Infrastrutture
Dipartimento Di Ingegneria Gestionale E Della Produzione
Dipartimento Di Ingegneria Meccanica E Aerospaziale
Dipartimento Di Scienza Applicata E Tecnologia
Dipartimento Di Ingegneria Strutturale, Edile E Geotecnica
Dipartimento Di Scienze Matematiche
Dipartimento Interateneo Di Scienze, Progetto E Politiche Del Territorio
Dipartimento Interateneo Di Scienze Per La Vita E Per La Salute
Keyword: RISC-V
An evolutionary-based environment to generate stress programs for a RISC-V processor
SONZA REORDA MATTEO
DAUIN - GR-05 - ELECTRONIC CAD & RELIABILITY GROUP - CAD
Automated Synthesis of Vulnerable RISC-V based Architectures
PRINETTO PAOLO ERNESTO
GR-21 - TESTGROUP - TESTGROUP
Binary Code Compression & Decompression via custom Executable Packers
PRINETTO PAOLO ERNESTO
GR-21 - TESTGROUP - TESTGROUP
Drone simulation (RISC-V + power + mechanics)
JAHIER PAGLIARI DANIELE
PONCINO MASSIMO
VINCO SARA
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Evaluation methods for the robustness of a radiation tolerant RISC-V processor for deep space applications
STERPONE LUCA
DAUIN - GR-05 - ELECTRONIC CAD & RELIABILITY GROUP - CAD
TESI AZIENDA
TESI ALL'ESTERO
Green-Five: An open-source system-level power analysis method for energy efficient RISC-V ISA
RIENTE FABRIZIO
EC à IMT Atlantique/Lab-STICC, Brest, France.
VLSI THEORY, DESIGN AND APPLICATIONS (VLSILAB)
RISC-V for automotive
JAHIER PAGLIARI DANIELE
PONCINO MASSIMO
VINCO SARA
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Simulation of power flows in a RISC-V based system
JAHIER PAGLIARI DANIELE
PONCINO MASSIMO
VINCO SARA
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Study and development of new computer architecture for space applications based on RISC-V processor
STERPONE LUCA
DAUIN - AEROSPACE AND SAFETY COMPUTING LAB