ITA
|
ENG
PORTALE DELLA DIDATTICA
CERCA
KEYWORD
GRUPPI DI RICERCA
Tesi al Politecnico
Tesi in azienda
Tesi all'estero
Area Architettura
Area Ingegneria
DIPARTIMENTI
Dipartimento Di Architettura E Design
Dipartimento Di Automatica E Informatica
Dipartimento Energia
Dipartimento Di Elettronica E Telecomunicazioni
Dipartimento Di Ingegneria Dell'Ambiente, Del Territorio E Delle Infrastrutture
Dipartimento Di Ingegneria Gestionale E Della Produzione
Dipartimento Di Ingegneria Meccanica E Aerospaziale
Dipartimento Di Scienza Applicata E Tecnologia
Dipartimento Di Ingegneria Strutturale, Edile E Geotecnica
Dipartimento Di Scienze Matematiche
Dipartimento Interateneo Di Scienze, Progetto E Politiche Del Territorio
Dipartimento Interateneo Di Scienze Per La Vita E Per La Salute
Keyword: HARDWARE DESIGN
TESI AZIENDA
TESI ALL'ESTERO
Advanced 3D-ICE Thermal Modelling: Driving Innovation in High-Performance Computing Architecture Design
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
TESI AZIENDA
Advanced Security Techniques for a 16x16 Pixel Thermal Sensor with Integrated Microcontroller
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Approximate Computing Benchmarks for Embedded Systems
SAVINO ALESSANDRO
TESTGROUP - TESTGROUP
DMA-based multi-IP environment for the FPGA on SEcube™ board
PRINETTO PAOLO ERNESTO
GR-21 - TESTGROUP - TESTGROUP
TESI ALL'ESTERO
Design Space Exploration for Approximate Computing Systems
DI CARLO STEFANO
SAVINO ALESSANDRO
TESTGROUP - TESTGROUP
Design of dedicated hardware for Artificial Intelligence (AI) using an Embedded Scalable Platform (ESP)
CASU MARIO ROBERTO
VLSILAB (VLSI theory, design and applications)
Effective and secure challenge-response protocol for FPGA-based PUFs (Physical Unclonable Functions)
PRINETTO PAOLO ERNESTO
GR-21 - TESTGROUP - TESTGROUP
Energy-efficient implementation of an SDN switch
CASU MARIO ROBERTO
GIACCONE PAOLO
Telecommunication Networks Group
TESI AZIENDA
TESI ALL'ESTERO
Exploring Machine Learning techniques for Electronic Design Automation of AMS Integrated Circuits
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
TESI AZIENDA
TESI ALL'ESTERO
Machine Learning-Assisted Run-Time Power and Thermal Estimation in High-Performance Computing Processors
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
TESI AZIENDA
TESI ALL'ESTERO
PPACT Evaluation of a Vector Functional Unit
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
TESI AZIENDA
TESI ALL'ESTERO
Pioneering ARM DSU big.LITTLE Cluster Optimization
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
Progettazione di un sistema elettronico a basso costo di predizione delle gelate per frutteti
DEMARCHI DANILO
GARLANDO UMBERTO
VLSILAB (VLSI theory, design and applications)
TESI AZIENDA
Sviluppo di un modulo di interfaccia SPMI slave per Power Management IC
JAHIER PAGLIARI DANIELE
DAUIN - GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA
ELECTRONIC DESIGN AUTOMATION - EDA
GR-06 - ELECTRONIC DESIGN AUTOMATION - EDA